🎯 單元目標
完成本單元後，你將能夠：
- 了解脈動電壓（Ripple）的物理來源
- 理解電容如何在時間域上平滑電壓
- 知道電容大小、負載電流與脈動的關係
- 建立電源濾波的工程取捨觀念（品質 / 成本 / 體積 / 啟動風險）
🧭 一、核心觀念先記住
整流後的電壓本質上是：
👉 被折彎的交流波形（脈動 DC） 它仍然會隨時間上下變動。工程師的目標不是：
👉 產生理想水平直線（完美 DC） 而是： 👉 讓輸出落在「可接受波動範圍」內、長期穩定運作
🧠 二、脈動從哪裡來？（以全波整流為例）
整流後波形像這樣：
/\ /\ /\ /\
__/ \/ \/ \/ \__
這些波峰之間存在間隔。
在間隔期間：
- 若沒有儲能元件 → 負載拿不到能量 → 電壓往下掉
這個上下起伏： 👉 就是脈動（Ripple）
🧠 三、電容為何能濾波？（時間域直覺）
電容的本質：
👉 儲存電荷（儲能）
時間域行為：
- 電壓上升 → 電容充電
- 電壓下降 → 電容放電
所以它做到的是：
- 波峰時「存能」
- 波谷時「補能」
👉 把波形撐住，讓最低點不要掉太多
🧠 四、波形對照（無電容 vs 有電容）
1) 無電容：
/\ /\ /\ /\
__/ \/ \/ \/ \__
2) 有電容：
┌───┐ ┌───┐
__/ \_/ \__
斜坡下降段代表：
👉 電容透過負載放電（這段幾乎就是 ripple 的主要來源）
🧠 五、什麼決定脈動大小？（趨勢式）
三個關鍵因子：
1️⃣ 負載電流 Iload 2️⃣ 電容值 C 3️⃣ 脈動頻率 fripple（整流後的頻率）
近似關係（建立趨勢即可）：
👉 脈動 ΔV 會隨 Iload 增大而變大 👉 脈動 ΔV 會隨 C 增大而變小 👉 脈動 ΔV 會隨 fripple 增大而變小
概念式：
👉 ΔV ∝ Iload / (C × fripple)
補充工程直覺：
- 半波整流：fripple ≈ fin
- 全波整流：fripple ≈ 2fin
👉 同樣條件下，全波通常比半波更好濾（脈動較小、較好撐住）
🧭 六、工程取捨（你一定要懂的真相）
若要降低脈動：
- 增加電容 C
- 提高整流頻率（全波比半波好）
但代價會出現：
- 電容體積變大、成本上升
- 啟動湧入電流（inrush）變大
- 二極體導通更尖峰（導通角變窄），可能更熱、更吵（EMI 風險）
一句話：
👉 濾波不是「越大越好」，而是「剛好滿足規格＋可量產＋可靠」
🧾 七、一句話記住本單元
🔋 濾波設計是在：
👉 脈動大小、體積、成本、啟動風險之間找平衡
🔬 電子學實驗題（18/120）
實驗名稱
電容值對脈動電壓影響觀察
🎯 實驗目的
觀察不同電容值下，輸出脈動電壓如何變化，並建立「時間域充放電」的工程直覺。
🧰 實驗器材
- 二極體 ×4（橋式整流）
- 電容：100µF、470µF、1000µF
- 電阻（作為負載 R）
- 函數產生器（FG）
- 示波器
🔧 實驗接線 ASCII 圖（橋式＋RC負載）
|>|----+
FG o---+ +---- DC+
|<|----+
|>|----+
FG o---+ +---- DC-
|<|----+
|
[ C ]
|
[ R ]
|
GND
🔧 實驗步驟
- 建立橋式整流（先不接電容）
- 觀察整流輸出波形（確認是全波脈動 DC）
- 依序接上 100µF、470µF、1000µF
- 每次都量測：
- 直流平均電壓（大致看輸出高度）
- 峰對峰脈動（Ripple Vpp）
- 記錄結果並比較趨勢
📊 預期觀察
- C 越大 → 脈動越小（Vpp 下降）
- 但 C 變到很大後，改善幅度會「變慢」（因為非理想因素開始主導）
✅ 專業解析
解析一、無電容時的物理意義
/\ /\ /\ /\
__/ \/ \/ \/ \__
波峰之間沒有儲能補能，負載只能吃到「當下的瞬間電壓」。
因此波形起伏很大，脈動很明顯。
解析二、有電容時的物理意義（兩段組成）
充電(短) 充電(短)
| |
┌────┐ ┌────┐
__/ \______/ \____
放電斜坡（主要脈動來源）
關鍵直覺：
- 充電段很短：在波峰附近，二極體導通把電容補到接近峰值
- 放電段很長：兩波峰之間，二極體截止，電容獨自供電 → 形成斜坡下降 → ripple
解析三、放電路徑（你原本是對的，這裡補「為何就是它」）
C → R → GND
當整流輸出低於電容電壓時，二極體反偏截止，能量只能由電容流向負載。
所以 ripple 幾乎完全由「電容放電」所造成。
解析四、為什麼 ΔV ∝ Iload/(C×f)（時間域直覺版）
放電期間，負載近似拿到固定電流 Iload：
- 電容放電量 ΔQ ≈ Iload × Δt
- 電容電壓變化 ΔV ≈ ΔQ / C
所以： 👉 ΔV ≈ (Iload × Δt) / C
而 Δt 約等於兩次補電的間隔，與脈動頻率成反比：
👉 Δt ≈ 1 / fripple
合起來就得到趨勢：
👉 ΔV ≈ Iload / (C × fripple)（工程近似）
解析五、量測 Ripple 的正確姿勢（很重要）
- 量測點：示波器量 DC+ 對 DC-（不要亂抓地）
- 地線要短：地線太長會像天線，把雜訊當 ripple
- 看 Vpp：Ripple 用峰對峰最直覺
- Ripple 很小時可用 AC coupling 放大觀察（但它會移除 DC 成分，別誤會「電壓變小了」）
解析六、非理想因素：為什麼 C 越大後改善變慢？
當 ripple 已經小到某程度後，限制常常不是 C 了，而是：
- 二極體導通壓降與動態電阻
- 供應源內阻/限流（FG 本身可能撐不住尖峰充電）
- 電容 ESR/ESL（高頻時像有電阻、像有電感）
- 量測引入的雜訊與接線寄生
所以你會看到：
100µF → 470µF 改善很明顯 470µF → 1000µF 改善仍有但變慢（符合工程現實）
解析七、一定會看到的工程現象：啟動湧入電流（inrush）
剛上電時，電容電壓接近 0V，等效像短路：
- C 越大 → 啟動瞬間充電電流越大
- 可能導致：二極體變熱、波形尖峰更高、FG 失真或限流
解析八、導通角變窄：低 ripple 的代價
C 越大，波谷被撐得越高，二極體只有在「更接近峰值」的一小段才導通補電：
- ripple 變小 ✅
- 但補電電流變得又尖又高 ❗
這會帶來：發熱、壓降、EMI、元件壽命風險 👉 所以「大電容」常常不是免費午餐
解析九、工程判準：不同負載的濾波思維不一樣
- 數位負載（MCU/邏輯）：重點是 Vmin 不要跌到 brown-out，允許一定 ripple
- 類比/音訊：ripple 會變成雜訊，常見作法是 大 C + LDO
- ADC/RF/精密：需多級濾波與去耦（不能只靠一顆大電容）
🧠 工程結論
👉 電源品質是設計出來的，不是追求出來的。
你要的是：符合規格、可靠、可量產、成本合理，而不是追求「完美直線」。
