(2) Current Mirror: systematic mismatch
Q: How to reduce layout systematic mismatch
(面試者: Henry | 應試者: 柏翰 | 以下為虛構情境)
Henry：上次我們聊到systematic match。第一步是先將MOS size一致化。今天我們要聊的是: 如何確保layout的一致性 。我將current mirror M1 (finger=2)和M2 (finger=4)的layout plan畫在白板如上。請問這張layout存在什麼問題？
柏翰：M1/M2的LOD(Length of Diffusion )長度不一致。
柏翰把LOD標註上去
(延伸閱讀: LOD effect)
Henry：沒錯，你會建議怎麼修改？
柏翰：應該要將所有MOS都拆開，這樣M1/M2特性才會一致，我重新畫一版。
柏翰將M2 layout修改如上
Henry：這樣看起來似乎一致了，但實際上還是有幾個地方需要再調整，你要不要再檢查一下？
Henry在layout標示了2個差異
柏翰：其實我剛剛有想到，M1和M2的source/drain應該要一樣。
Henry：除了方向要一致，STI width是不是也要一致呢？
柏翰：是，我畫的不太精確，確實STI寬度長的不一樣。我修正一下這兩個差異。
柏翰將S/D改成同方向，並且統一STIW
Henry：請說明一下source/drain方向不同會有什麼問題？
柏翰：因為implant有角度時，gate會造成implant的遮蔽效應，所以source/drain的dopping濃度會不相同。所以當兩個MOS方向不同時，mobility就會有差異。
(延伸閱讀: gate shadowing)
Henry：好。那麼STI width不一樣，又會有什麼問題？
柏翰：因為STI材料與MOS的膨脹係數不同，製程熱循環後會產生應力，所以會影響mobility特性，造成current ratio mismatch。
Henry：很好，除了這兩點，我會建議M1/M2位置改成左右對稱，例如M1放在中間，M2放兩側，你覺得這麼做的原因是什麼？
柏翰：這是為了減少摻雜不均勻的問題，但我要想一下想怎麼表達…。
Henry：你可以用畫的，會比較容易表達。
柏翰：好的，假設摻雜濃度是由左側濃右邊淡，如果將NMOS左右對稱放置，整體平均之後，兩者特性就會接近。
柏翰調整M1位置，並標示濃度變化
Henry：你說的沒錯，這是為了消除gradient effect。在設計current mirror時，若輸出的current path數量較多，我會將current mirror的源頭，也就是M1，盡量往靠中間放，其他像M2數量較多則放兩側，而M3數量更少，只有一顆，可以放在正中間來達到對稱。
(延伸閱讀: Gradient effect)
Henry：這樣放置完成了，但其實缺了一個重要的東西。你覺要不要再想一下？
柏翰：(搖搖頭)不好意思，我目前想不到還缺什麼。
Henry：我給你提示，M2周圍還會有其他的電路，兩個MOS之間會形成大小不同的STI，所以M2外側的STI stress就會跟內側的不一致。要如何避免這樣的差異？
(延伸閱讀: LOD effect)
Henry將STIW標示如上
柏翰：我知道了，應該要在M2外側加上dummy MOS。
Henry：沒錯，就是加上dummy MOS，將它放在兩側，就可以固定STIW，不用擔心未來受到其他layout影響。所以，規劃analog layout時，遇到需要matching的電路，無論是MOS還是電阻，都要在layout規劃時，填上dummy。好了，請把current mirror NMOS全部畫出來吧。
柏翰：好的，我把M3和dummy都加上去。
柏翰將M3和dummy都加上去
Henry：很好。這樣畫就很完整了。我問一個延伸問題，如果layout工程師因為面積限制，要求畫成3排，且每一排的AA要共用，你會怎麼規劃？
柏翰：好的，我擦掉重畫一張。因為M3是單數，所以無法做到S/D同方向。
柏翰改畫成3排，且每一排的AA共用，兩側加上dummy
Henry：好，但如果是我畫，我會將dummy跟MOS共用AA。你覺得這樣共用AA的好處是什麼？
Henry將dummy跟MOS共用AA。
柏翰：因為這樣比較省面積嗎？
Henry：(搖搖頭)面積變小只是額外的優點。我給你一個提示:看STI stress，除了看STI width，還必須看LDO，也就是SA/SB的長度。Stress的公式是: stress=1/(SA+L/2)+(SB+L/2)。而effective mobility的變化率，也就是Δμ_eff/μ，與stress成正比。換句話說，SA/SB越大，Δμ_eff越小。
Henry將LOD/SA/SB標示出來
Henry：所以M1跟M2的STI width雖然一樣大，但SA/SB並不一樣，effective mobility也不一樣。將Dummy共用active region，就可以撐開SA/SB，減少stress。
柏翰： 但我還是不太理解，加入dummy雖然加大了SA/SB，但是M1跟M2的SA/SB仍然是不一樣的，不是嗎？
Henry：你說的沒錯，一旦要共用active region，就注定大家的LOD不一樣。而我們能做的，是讓effect mobility差異變小。你看，SA/SB在公式中，是放在分母。一旦你加入length=1um的dummy，你的SA將從0.3um變成1.6um。所以在趨勢圖中，你就可以明顯看到，Id的變化率將進入平緩區域。換句話說，就是mobility對於STI stress趨於穩定，這就是dummy的重要性。
柏翰：原來如此，但我還有一個疑問，如果我在active region內部，已經加入了dummy，在外部兩側的空間，還需要再加dummy嗎?
柏翰在兩側加入dummy MOS
Henry：這個問題很好。實際應用上，我們不需要再增加dummy了。雖然沒有dummy，STIW會是個未知數。但因為內部的dummy已經讓LOD的長度足夠長，因此stress對於STIW變化不再敏感。所以為了節省面積，我們可以拿掉這兩個dummy。
柏翰： 原來如此，這樣子我總算理解dummy的使用時機了。
Henry：今天很高興跟你聊了current mirror的layout plan。下次面試我們來聊聊random mismatch。
柏翰：好的，感謝Henry長官今天的分享。
[Reference]
-Design of Analog CMOS Integrated Circuits 2nd, Razavi.
-VLSI Circuit Design teaching document, Sam Palermo.
-Introduction to LOD Effect, BuBuChen.
作者的話:
我是Henry，有10年以上的IC設計經驗，
在指導新人的過程中，看到他們的盲點和瓶頸。
因此，我想透過「對話與提問」的方式，
讓自學者去思考電路背後的設計思維，
幫助「缺乏資源的自學者」和「準備跨領域的工程師」。
如果這篇文章對你有幫助，請留言告訴我，讓我有動力繼續撰寫。
