stable
含有「stable」共 1 篇內容
全部內容
發佈日期由新至舊
付費限定
數位IC設計第一品牌
2025/10/18
[Verilog] 再次征戰FIFO地獄 - (7) fifo constraint
當你信心滿滿的解釋完fifo原理和RTL coding後 老闆們總是喜歡嘗試擊破那個有自信的你 地獄般的題組考驗這就來了 fifo觀念解釋的很棒, rtl coding也沒問題 那靠gray code就能保證post silicon不會有問題了嗎? 如果chip回來發現fifo的read
#
CDC
#
async
#
FIFO
1
留言