🎯 單元目標
完成本單元後，你將能夠：
- 用直覺想像 MOS 橫切面（像「三明治」）
- 用工程語言描述 MOS 怎麼當開關
- 理解 Gate / Oxide / Channel 的製程意義
- 連結 MOS 結構與 IC 設計選擇（低壓/高壓、功耗/可靠度）
🧭 一、先給核心觀念（工程版）
MOSFET 在晶片裡不是「插一顆零件」
而是：👉 在矽表面加工出一個可被電場控制的通道工程師真正設計的是：
👉 Gate 施加的電場，如何把“通道”打開或關掉
🧑🏫 二、初學者白話：MOS 像什麼？
把 MOS 想成「電場控制的水閘門」：
- Gate：你的手（不直接碰水）
- Oxide：玻璃隔板（隔開手跟水）
- Channel：水路（開了才有路讓水流）
✅ 白話結論：
👉 Gate 不用送電流，只要用電場「隔空」控制通道開關。
🧠 三、MOS 的橫切面（更直覺 ASCII）
以 NMOS 為例（最常見）：
Gate（金屬/多晶矽）
───────────────────
Oxide（SiO2 絕緣層）
====================
Source N+ Channel Drain N+
| |----------------------| |
| | | |
------------------------------------- ← 矽表面（形成通道的位置）
P-type Silicon（本體/基板）
重點只要記 3 件事：
- Oxide 是絕緣 → Gate 幾乎不吃 DC 電流
- 通道在矽表面 → 是被電場“拉出來”的
- Source/Drain 是 N+ → 等通道接上就能導通
🧠 四、Gate 在做什麼？（工程語言 + 白話）
工程語言
Gate 施加 VGS → 形成垂直電場 → 改變表面載子濃度 → 決定通道電阻
白話一句
👉 你不是在“推電流”，你是在“鋪路”。
🧠 五、工程直覺：VGS ↑ → 通道電阻 ↓
用流程圖記：
VGS ↑
↓（電場變強）
表面電子 ↑（NMOS）
↓
通道變厚/更導電
↓
RDS(on) ↓
↓
ID ↑
🧠 六、為什麼 Oxide 很薄？（又強又脆）
Oxide 薄的好處：
- 電場強 → 低 VGS 就能打開
- 適合 低功耗、低電壓邏輯
但 Oxide 太薄的代價：
- 漏電 ↑（穿隧）
- 可靠度風險 ↑（擊穿、壽命下降）
✅ 初學者直覺：
👉 玻璃越薄越好施力，但越容易裂。
🧠 七、製程與設計連動（白話）
- 薄 Oxide → 低壓、低功耗（數位邏輯）
- 厚 Oxide → 高壓耐受（電源/驅動/保護元件）
工程選擇的意思是：
👉 你要省電、速度快，就要薄氧化層（但更吃可靠度控制） 👉 你要扛高壓，就要厚氧化層（但開關速度/驅動電壓會不同）
🧠 八、MOS vs BJT（工程選擇直覺版）
- BJT：偏「精準類比、gm 高、線性好」（但吃電流、熱/失控更要管）
- MOS：偏「可整合、低功耗、高速開關」（IC 量產主力）
一句話：
👉 IC 大部分用 MOS，是因為它“用電場就能控制”，更適合大規模整合。
🧾 九、一句話記住本單元
⚡ MOS 是可製程化的電場開關：Gate 只負責鋪路，不負責搬運電流。
🔬 電子學實驗題（37/120）
實驗名稱：VGS 與通道電阻（RDS(on)）關係
🎯 實驗目的
- 觀察 VGS 變大 → ID 變大
- 進一步用量測推估：
👉 RDS(on) ≈ VDS / ID（在小 VDS、導通區近似電阻時）
🧰 實驗器材
- NMOS（常見小功率如 2N7000 / BS170 或其他）
- 直流電源 ×2（或 1 個電源 + 分壓可替代）
- 電阻 RD（負載）
- 萬用電表（建議兩支：一支量 V、一支量 I）
🔧 實驗接線 ASCII（你原圖加量測點）
+VDD
|
[RD]
|
o---- D ----(量 Vd)
| |
| | |
VG ---- o----| | NMOS
(量 Vg) | |
|
o---- S ---- GND
|
(量 Vs≈0)
建議量測：
VGS = Vg - Vs
VDS = Vd - Vs
ID ≈ (VDD - Vd)/RD
🔧 實驗步驟（可重現、好理解）
Step 1：固定 VDD
例如 VDD = 5V（或 10V 皆可，注意元件規格）
Step 2：設定一個 RD
例如 RD = 1kΩ（電流不會太大，安全）
Step 3：掃 VG（分段）
例如：
VG = 0V → 1V → 2V → 3V → 4V → 5V
每一段都量：
- Vg
- Vd
計算：
- ID ≈ (VDD − Vd)/RD
- VDS ≈ Vd（Vs≈0）
Step 4（加分）：估 RDS(on)
在導通且 VDS 不大時，用近似：
- RDS(on) ≈ VDS / ID
你會看到：
- VG 越大 → ID 越大 → RDS(on) 越小
📊 預期觀察（你會看到的現象）
- VG 很小（低於 Vth）：
👉 幾乎不導通，ID ≈ 0，Vd ≈ VDD - VG 超過某值（接近 Vth）：
👉 開始導通，Vd 開始下降 - VG 更大：
👉 導通更強，Vd 更接近 0，ID 變大
ASCII 直覺（Vd 的變化）：
VG 小：Vd ≈ VDD (幾乎沒導通)
VG 大：Vd ↓ (導通越來越強)
✅ 專業解析
解析一：這其實在量「電場把路鋪多寬」
VGS ↑ → 電場 ↑ → 通道載子 ↑ → 通道更像導線 → 電阻下降
解析二：為什麼 MOS 適合當開關？
因為 Gate 幾乎不吃 DC 電流，主要耗能在：
- 充放 Gate 電容（切換時）
- 導通時的 I²·RDS(on)
一句話：
👉 MOS 的成本不是“基極電流”，而是“切換充電 + 導通電阻”。
解析三：實務避坑（很重要）
- VG 要共地
兩個電源一定要共地，否則 VGS 不準：
VG supply GND 必須接到電路 GND
- 不要讓 ID 太大
RD 選小會瞬間大電流，元件或電阻會燙。 - 確認 NMOS 的 Vth 與“邏輯等級”
有些 MOS 在 5V Gate 才剛好導通，有些是 logic-level 才會很強。 - 量 RDS(on) 需小 VDS
VDS 太大會進入不同區域，近似電阻就不準了。
🧠 工程結論
👉 IC 設計本質是在設計電場與通道電阻：
你調的不是「基極電流」，而是「電場強度 → 通道載子 → RDS(on)」。 這就是 MOS 能大規模量產、適合高速低功耗整合的核心。
