vocus logo

方格子 vocus

📘 第 38/120 單元 🚪 通道形成與臨界電壓(Vth)— 什麼時候 MOSFET 才算真的打開

更新 發佈閱讀 7 分鐘

🎯 單元目標

完成本單元後,你將能夠:

  • 想像通道從「無」到「有」的過程
  • 理解 Vth 的物理意義(反轉剛發生)
  • 知道哪些因素會改變 Vth(氧化層、摻雜、Body、溫度)
  • 連結 Vth 與低功耗 / 高速的取捨(LVT/HVT)

🧭 一、先給核心直覺(工程版)

MOSFET 不是開關燈那種「啪」一下就變 0/1。

它比較像:

👉 先把地面清乾淨 → 鋪出一條路 → 路越鋪越寬越好走

這條“路”就是 Channel(通道)


🧑‍🏫 二、初學者:Vth 是「路開始連通」的門檻

把 NMOS 想成「地表下面本來是洞(P 型),你要用 Gate 把電子吸上來鋪路」。

  • VGS 很小:只是把洞趕走一點點,路還沒通
  • VGS 接近 Vth:路開始成形,勉強能走
  • VGS 明顯大於 Vth:路鋪得很寬,電流才好走(RDS(on) 變小)

✅ 白話一句:

🚪 Vth 就是“路第一次真正連起來”的開門高度。


🧠 三、三個階段(更直覺 ASCII)

(1) VGS = 0:沒有路(洞為主)

Gate:   0V
----- (Gate)
===== (Oxide)
ooooo (P-sub 表面洞多)
(no channel)

(2) 小 VGS:先清場(洞變少,表面趨中性)

Gate:  + +
----- (正電吸引電子)
===== (Oxide)
oo o (洞變少、開始被“推開”)
(still not continuous)

(3) VGS ≥ Vth:反轉完成 → 通道連通

Gate:  +++++
-----
=====
eeeee (表面電子層形成)
========= (連續通道)

🧠 四、Vth 的真正意義(工程上怎麼理解)

Vth 代表:

  • 👉 表面剛好“反轉”(電子開始超過電洞)
  • 👉 通道“開始連通”的門檻

但要注意:

Vth 不是神奇的開關點

  • 過了 Vth 只是“開始能通”
  • 真正「很導通」通常要 VGS 〉〉 Vth 才會明顯變強

🧠 五、哪些因素會影響 Vth(用直覺記)

1) Oxide 厚度(tox)

  • Oxide 越薄:電場越強 → Vth 往下(更好開)
  • Oxide 越厚:較難吸到足夠電子 → Vth 往上

2) 摻雜濃度(P-sub 越重)

  • P-sub 摻雜越重:洞越多、越難反轉 → Vth 往上

3) Body 電壓(Body effect)

  • NMOS 若 Source 在 0V,但 Body 不是 0V(或 Source 被抬高)
  • 通常會讓反轉更難 → Vth 變大

白話:

👉 地板(Body)被拉走了,你鋪路更辛苦。

4) 溫度

常見工程直覺(定性就好):

  • 溫度變高會讓特性漂移,Vth 往往會下降一些
  • 但同時漏電會更明顯(後面功耗會更痛)

🧠 六、工程設計上的 Vth 類型(選擇就是取捨)

  • LVT(低 Vth):開得快、速度快 ✅ 但漏電大 ❌
  • SVT(標準):折衷
  • HVT(高 Vth):漏電小、待機省電 ✅ 但速度慢 ❌

工程直覺總結:

Vth ↓ → 更快 → 更漏(Leakage ↑)
Vth ↑ → 更省電 → 更慢

🧾 七、一句話記住

🚪 Vth 是 MOS 的開門高度:過門只是開始通,走得順要更高 VGS。


🔬 電子學實驗題(38/120)

實驗名稱:量測 MOS 臨界電壓 Vth


🎯 實驗目的

找出 MOS 「開始明顯導通」的 VGS,並理解:

  • Vth 是門檻,不是瞬間全開

🧰 器材

  • NMOS(2N7000/BS170/其他)
  • 直流電源(VDD、VG 可共用分壓)
  • 電阻 RD
  • 萬用電表(至少一支)
  • (可選)可變電阻(當 VG 旋鈕)

🔧 實驗接線 ASCII(基本版:最容易做)

      +VDD
|
[RD]
|
o---- D (量 Vd)
| | |
VG ---- o----| | NMOS
(量 Vg) | |
|
S
|
GND

✅ 量測法 A:初學者最直覺(找 “膝點”)

步驟

  1. 固定 VDD(例 5V),RD 先用 1k~10k(越大越安全、變化更明顯)
  2. 慢慢調 VG:0 → 5V(小步進)
  3. 每一點量 Vd
  4. 用 Vd 推 ID:
  • ID ≈ (VDD − Vd) / RD

判讀

  • VG 很小:ID 幾乎 0,Vd ≈ VDD
  • VG 到某段後:Vd 開始掉、ID 明顯起來
    👉 這段開始起來的位置,你就可稱為「量測上的 Vth(實務門檻)」

✅ 這方法好處:超直覺

⚠️ 缺點:會受 RD、VDD、你定義“明顯”的標準影響(所以叫“實務 Vth”)


✅ 量測法 B:更像 datasheet 定義(固定電流法,較標準)

Datasheet 常用定義:

👉 VGS 在某個指定 ID(例如 250 µA)時的值

作法(概念版,照做即可)

  1. 選大一點 RD(例如 100kΩ)讓電流落在 µA~mA 範圍
  2. 調 VG,直到你算到 ID ≈ 指定值(例 250 µA)
  3. 此時的 VGS 就是較接近 datasheet 的 Vth 定義

📊 預期觀察

  • ID 對 VG 不是直線,是「慢慢起來 → 越來越快」
  • Vth 附近會看到 “膝點”:
ID
/
/
/
│__/
└──────── VG
Vth

✅ 實務說明與避坑(超常見)

  1. VG 與 VDD 要共地:不共地 VGS 會亂
  2. 不要把 Gate 懸空:會像天線,數據飄
  3. Vth ≠ Fully ON
    你用 5V 驅動,若不是 logic-level MOS,可能“剛開”但 RDS(on) 還很大
  4. 溫度會影響:手摸、吹風都可能讓 Vth 漂一點(很正常)

🧠 工程結論

👉 Vth 是功耗與速度的核心旋鈕

  • 想快:用低 Vth(但漏電更痛)
  • 想省電:用高 Vth(但速度較慢)
    而真正“好導通”,往往要 VGS 比 Vth 高出一段,才能把 RDS(on) 拉下來。
留言
avatar-img
강신호(姜信號 / Kang Signal)的沙龍
22會員
314內容數
「강신호(姜信號 / Kang Signal)」聚焦電信、網路與 AI 電子核心技術,解析 5G/6G、衛星通訊、訊號處理與產業趨勢,以工程視角輸出可落地的專業洞見,打造強信號的未來。
2026/02/05
用「水閘門」理解 MOS:Gate 透過氧化層用電場在矽表面形成通道,幾乎不吃 DC 電流。VGS 越大→通道越導通→RDS(on)↓、ID↑;氧化層薄省電但易漏電/擊穿,厚則耐高壓。實驗掃 VG 量 Vd 推 ID,估 RDS(on)≈VDS/ID。
2026/02/05
用「水閘門」理解 MOS:Gate 透過氧化層用電場在矽表面形成通道,幾乎不吃 DC 電流。VGS 越大→通道越導通→RDS(on)↓、ID↑;氧化層薄省電但易漏電/擊穿,厚則耐高壓。實驗掃 VG 量 Vd 推 ID,估 RDS(on)≈VDS/ID。
2026/02/05
BJT 最常因功率耗散過大而過熱損壞,核心是 PD=VCE·IC,高電壓與高電流同時存在最危險。除 Pmax 外更要看 SOA,避免二次崩潰熱點瞬毀。工程上以降額、散熱與封裝選型保命;開關型負載多改用 MOSFET。實驗用 RL/RB 控流量 VCE、IC、PD 與溫升對照驗證。
2026/02/05
BJT 最常因功率耗散過大而過熱損壞,核心是 PD=VCE·IC,高電壓與高電流同時存在最危險。除 Pmax 外更要看 SOA,避免二次崩潰熱點瞬毀。工程上以降額、散熱與封裝選型保命;開關型負載多改用 MOSFET。實驗用 RL/RB 控流量 VCE、IC、PD 與溫升對照驗證。
2026/02/05
BJT 溫升會使 VBE 約每 1°C 降 2 mV,進而讓 IC 因指數關係上升,功耗 P=VCE·IC 增加又再升溫,形成熱失控正回授,導致工作點漂移甚至燒毀。工程上以射極電阻 RE 負回授、穩定偏壓與散熱抑制;實驗比較有/無 RE 的 IC 變化即可驗證。
2026/02/05
BJT 溫升會使 VBE 約每 1°C 降 2 mV,進而讓 IC 因指數關係上升,功耗 P=VCE·IC 增加又再升溫,形成熱失控正回授,導致工作點漂移甚至燒毀。工程上以射極電阻 RE 負回授、穩定偏壓與散熱抑制;實驗比較有/無 RE 的 IC 變化即可驗證。
看更多