testbench
含有「testbench」共 1 篇內容
全部內容
發佈日期由新至舊
想要跨入Verilog的領域時
總是發現好像不像c code一樣有滿滿的資源
對於新手來說必須要先了解甚麼是design甚麼又是testbench
要怎麼在tesebench中產出stimulate及比對最後output的bit ture
可能在很多人想跨入時,發現這個的門檻極高,就直接放棄
