(Integrity = “波形能不能像你想的一樣到達”）SI 不是「線有接到就好」，而是：數位訊號在高速下其實是電磁波的傳播問題。你只要讓阻抗不連續、回流路徑破裂、邊緣太快、串擾太強，波形就會產生反射、振鈴、過衝、欠衝、抖動，最後變成眼圖關不上、時序 margin 被吃光。
🎯 單元目標
完成本單元後，你將能夠：
• 建立 SI 的核心直覺：高速訊號是「傳播」不是「瞬間到達」• 知道什麼時候必須用傳輸線觀念（而不是集中元件）
• 分清 SI 的四大根因：反射、回流不連續、串擾、損耗/色散
• 用 ASCII 心像圖判斷：你哪裡在當「阻抗跳點」、哪裡在「回流斷點」、哪裡在「耦合天線」
• 把 SI 的解法回扣到 Layout：控阻抗、終端、回流連續、線距/參考平面、via/換層策略
🧭 一、先給一句話總結（超核心）
👉 SI 的本質是：讓訊號的傳播阻抗一致、回流路徑連續、邊緣能量可控，並把反射與串擾壓到接收端判讀門檻之外；否則你看到的不是“0/1”，而是“帶著回音與干擾的波”。
🧠 二、你必須先建立兩個“傳播心像圖”
2.1 高速訊號 = 波前在走線上跑（不是整條線一起變）
在高速下，驅動端的變化會以有限速度沿走線向前傳播，接收端不是立刻知道。
ASCII（波前在走）
Driver ─────────────── Receiver
| step ↑
|------->------->-------> （波前前進）
工程直覺：
👉 你在板上走的不是「電壓」，而是「能量沿著場分佈在前進」。
2.2 反射 = 你在阻抗不連續處聽到“回音”
只要遇到阻抗跳變（via、stub、連接器、分支、封裝），波就會反射回來疊加。
ASCII（阻抗跳點 → 反射回音）
Z0 ────────┬────── Z1
↑ discontinuity
incident: ----->
reflect: <-----
結果：過衝/欠衝/振鈴
工程直覺：
👉 SI 很多時候不是線太長，而是「你做了太多跳點」。
⚡ 三、SI 的工程四大根因（記住就能反推問題）
根因 1：反射（Impedance mismatch）
只要「線路特性阻抗」跟「源/負載等效阻抗」不匹配，就會反射。
你會看到：過衝、欠衝、振鈴、雙跳、門檻附近亂抖。
ASCII（典型振鈴）
Ideal: _/‾‾‾‾‾
Real : _/‾\_/‾\_ (ringing)
根因 2：回流路徑不連續（Return path broken → 參考點亂跳）
訊號不是只有去程，回流才是完整回路的一半。
只要你跨了平面分割、換層沒給回流 via、讓回流繞遠路：
→ 等效回路面積變大、感抗變大、雜訊變大、串擾變強。
ASCII（跨縫最致命）
Signal trace ----->----->----->
Ref plane ======= gap =======
Return current: =======绕路=======> （回流被迫繞）
根因 3：串擾（Crosstalk：近端/遠端干擾）
兩條線靠太近、平行太長、參考平面不穩定 → 耦合變強。
你會看到：隔壁線在你切換時“被帶動”。
ASCII（耦合心像圖）
Aggressor: ----->----->-----> (切換)
Victim: ----^----^----^---- (被干擾鼓包)
根因 4：損耗與色散（Loss/Dispersion：越遠越鈍、越高頻越不見）
走線/介質損耗 + 皮膚效應 + 介電損耗 → 高頻成分被吃掉
→ 邊緣變慢、眼圖變窄、ISI（符號間干擾）變重。
工程直覺：
👉 距離拉長不是只變小訊號，而是把波形“磨圓”。
🧠 四、SI 最常見的“爆點”在哪裡？
- via/換層/過孔陣列：阻抗跳、寄生電感、可能形成 stub
- 分支/星狀拓樸：多個反射源互相疊加（回音室）
- 連接器/線纜接口：阻抗不連續 + 共模風險一起來
- 跨平面分割：回流繞路 → 立刻變大迴路 + 增加串擾
🧩 五、你在示波器/眼圖看到什麼，代表哪種 SI 根因？
- 邊緣後面拖一串固定頻率振鈴
→ 反射/共振（阻抗跳點、stub、via 結構） - 電壓在門檻附近來回穿越，抖動明顯
→ 反射疊加 + SSN/回流參考不穩（PI/SI 交界） - 只要隔壁線切換，你這條線就起波紋
→ 串擾（線距、平行段、參考平面問題） - 距離一拉長，眼圖水平關閉、垂直變矮
→ 損耗/色散/ISI（需要等化或降低頻寬需求）
🛠️ 六、抑制 SI 的“工程武器庫”（按優先級）
- 控阻抗與一致性（減少反射）
• 走線寬度/參考平面固定，維持 Z0 • 盡量減少 discontinuity（via、分支、stub） • 需要時用終端：source / end / differential termination - 回流連續（把回路縮到最小）
• 不跨分割、不跨縫 • 換層旁加 return via（讓回流有路走） • 差分線保持同參考平面、同環境 - 控邊緣（不是越快越好）
• 邊緣越快，高頻能量越多 → 更容易反射、串擾、EMI • 合理的 driver strength / slew rate control / series R - 抑制串擾（耦合管理）
• 拉開線距、縮短平行段 • 用地線/參考平面隔離 • 差分線對內耦合強、對外耦合弱（但要維持對稱） - 面對損耗：等化/拓樸/材料
• 線太長、速率太高：預加重/接收等化 • 介質材料/粗糙度/走線形狀（這是高階手段）
🧪 SYSTEM 實驗題（102/120）
實驗名稱
SI 玄學破除：用 TDR/階躍響應 + 眼圖對照，驗證 阻抗跳點、終端、回流斷點、串擾 對波形的直接影響（ASCII 強化版）
🎯 實驗目的
- 用「同一條線」做出反射差異（加/不加終端）
- 用「同一段走線」驗證：via stub/分支會造成振鈴
- 用「同一對鄰線」驗證：線距改變對串擾幅度的影響
- 用「跨分割 vs 不跨分割」驗證回流破裂的後果
🧰 器材（教學友善）
• 示波器（頻寬夠越好）+ 快邊緣信號源/函數產生器（或 FPGA/MCU I/O）
• TDR（有最好；沒有也可用快階躍 + 觀察回波）
• 可切換終端電阻（series / parallel）
• 一塊含：直線、via、分支、差分對、鄰線平行段、跨平面分割的測試板（或開發板加飛線做對照）
🔧 實驗架構與做法
A) 反射：加終端前後對比
- 量接收端波形（不終端）→ 看過衝/振鈴
- 加 series R 或 end termination → 再量一次 預期： 👉 終端後振鈴縮短、門檻附近更乾淨
B) discontinuity：via/stub/分支造成回音
- 走同一條線，插入一個 stub（或分支）
- 觀察振鈴頻率與幅度變化 預期： 👉 stub 越長，回音越明顯（固定頻率更突出）
C) 串擾：線距與平行長度的影響
- Aggressor 切換，Victim 量干擾
- 改線距或縮短平行段（不同走線區域對比） 預期： 👉 越近、越平行、越長 → 串擾越大
D) 回流：跨分割的後果
- 不跨分割走一次
- 跨分割走一次（或模擬回流繞路） 預期： 👉 跨分割：波形更亂、噪聲更大、串擾更明顯
🧠 本單元一句話
📶 SI 就是把“高速數位”還原成“傳播與回路”的物理問題：控阻抗一致、回流連續、邊緣可控、耦合可管；你就能把反射、串擾、損耗從玄學變成可預測、可設計。
