— 原理圖決定“你想做什麼”，Layout 決定“電流實際怎麼走”。在高速/功率/混合訊號系統裡，電流路徑＋寄生 L/C/R 就是第二套電路；你只要在回流路徑上挖一個洞、跨一條縫、via 亂跳一次，就可能把反射、地彈、共模與 EMI 同時放大，讓整個系統從“可用”瞬間掉到“不可控”。
🎯 單元目標
完成本單元後，你將能夠：
• 理解 Layout 的本質：不是排得漂亮，而是“回流路徑設計”• 用工程直覺看懂：為什麼同一張原理圖，不同 Layout 會差到天壤之別
• 掌握高速/功率的 8 條 Layout 法律：迴路、參考平面、via、stub、分區、去耦、差分、接地
• 會用 ASCII 心像圖快速判斷：哪裡會尖峰、哪裡會共模、哪裡會出 EMI
• 建立系統級檢核：Layout 前/後你要驗證哪些關鍵波形與頻譜
🧭 一、先給一句話總結（超核心）
👉 Layout 決定成敗，因為它決定了“高頻電流的回流路徑”和“迴路面積”；而迴路面積與寄生電感直接決定尖峰、振鈴、地彈、共模與 EMI。原理圖看的是元件連接，Layout 決定的是能量走向。
🧠 二、先把最重要的觀念打進腦：高頻電流不是“走最短路”，是“走最低阻抗”
低頻時，你可以說電流走最短路。
高速時（快邊緣、ns），電流更像在找：最小回路電感（最低阻抗）的路。
而那條路，通常是沿著訊號下方最近的參考平面回流。
ASCII（正確回流：沿著信號下方平面走）
Signal trace --->-----> GND plane <--------- (緊貼回流)
迴路小 → L 小 → 尖峰小 → EMI 小
🧱 三、Layout 讓系統“突然爆炸”的四大主因
3.1 回流路徑被切斷（跨分割、跨縫）→ 共模暴增
你讓信號跨過 GND/Power 分割縫，回流找不到路，就會繞遠路 → 迴路面積暴增。
ASCII（跨縫：回流被迫繞路）
Signal --->----->-----> GND plane ____ ____ | |__| | <- 中間是縫
Return: <----(繞很大圈)----
結果：
👉 迴路變大 → L 變大 → 尖峰與共模輻射暴增 → EMI/誤判突然出現。
3.2 via 亂跳層但沒給回流 via（return via）→ 形成“回流斷崖”
信號換層，參考平面常也換了；你若沒放回流 via（旁邊一顆 GND via），回流會繞路。
ASCII（信號 via 旁沒回流 via）
Top: -----> (signal) ----o Bottom: o-----> (signal)
Return current 想貼著走，但找不到轉移點 → 繞遠路 → 迴路變大
👉 又是尖峰/EMI/抖動突然暴增的典型。
3.3 高 di/dt 迴路太大（功率回路）→ L·di/dt 尖峰直接炸你
在 Buck/半橋/馬達驅動，最致命的是開關電流迴路。
ASCII（功率迴路：大 vs 小）
❌ 大迴路：
VIN cap ---- MOSFET ---- Diode/LS ---- 回到 VIN cap (繞很大圈)
✅ 小迴路：
VIN cap 緊貼 MOSFET/Diode
回路像一個小圈圈
迴路越大 → L 越大 → V = L·di/dt 尖峰越高
👉 直接造成：過壓、振鈴、EMI、MOSFET stress、效率變差。
3.4 去耦位置錯（電容“看得到”但電流“用不到”）→ PDN 變爛
去耦不是“放了就算”，而是要讓高頻電流能走到它。
ASCII（錯：去耦離太遠）
IC VDD ----trace---- [Cdec] ---- GND 高頻電流來不及走到 Cdec → 供電在腳位先塌
✅ 正確：
IC VDD pin --[Cdec]-- via to GND plane（超短）
👉 去耦是在“腳位旁做一個小型電源水庫”。
🧠 四、Layout 的 8 條法律（SYSTEM 必背版）
法律 1：先畫“電流迴路”，再畫走線
任何關鍵網路先問：
• 正向電流怎麼走？
• 回流怎麼走？
• 迴路面積在哪裡？
法律 2：回流路徑必須連續（不要跨縫）
• 信號走哪，回流就在它下方
• 參考平面不能突然消失
法律 3：換層要給回流 via（GND stitching via）
規則：
👉 每個高速信號換層 via 旁邊，放一顆（或一串）GND via 讓回流能跟著跳。
法律 4：高 di/dt 回路要最小（功率最重要）
• VIN cap—HS FET—LS/Diode 的 loop 最小
• SW node 面積最小（它是 EMI 天線）
法律 5：差分要“等長、等距、同參考、不中斷”
• 差分線跨縫 = 共模爆炸
• via 對稱、參考平面連續
ASCII（差分跨縫最糟）
D+ -----> gap -----> D- -----> gap -----> Return 找不到 → 共模轉換 → EMI/眼圖崩
法律 6：敏感類比區與噪聲功率區要分區，但回流要有策略
• 分區不是挖縫亂切，而是：
- 類比區用乾淨回流
- 噪聲區把電流限制在區域內
- 最後在單點/低阻抗處匯流
法律 7：ESD/連接器保護件放在入口，回流短寬直
• TVS 靠近連接器
• TVS 到地的路要像“下水道”一樣粗短
• 先把能量丟到機殼地/大地，再進系統地
法律 8：測試點與探測方式要考慮（不然你量到的就是假象）
• 長地線探棒會把振鈴放大
• 要用短接地彈簧或同軸探測
🧩 五、用波形反推 Layout 問題（現場超常用）
你看到這些波形，幾乎都能回推 Layout：
- 尖峰高度跟邊緣速度高度相關
→ 迴路電感太大（回路面積大、回流斷） - 固定頻率振鈴
→ 某段 LC 共振（via stub、走線、封裝、去耦路徑） - 多線同時切換才錯
→ 地彈/供電彈跳（共用回流、去耦不夠、via/plane 太爛） - 換一顆探棒/換一條線就變
→ 你在傳輸線與阻抗世界，layout/連接器/纜線是電路的一部分
🔬 SYSTEM 實驗題（99/120）
實驗名稱
Layout 決定成敗實證：同一原理圖，用“回流連續 vs 回流破裂”、“小迴路 vs 大迴路”做出波形與 EMI 差異（ASCII 強化版）
🎯 實驗目的
- 直接看見：迴路面積變大，尖峰與振鈴如何暴增
- 直接看見：跨平面縫/缺回流 via，波形與串擾如何突然惡化
- 建立工程直覺：Layout 問題不是“可有可無”，而是“功能與可靠度的根”
🧰 器材（可教學/低成本）
• 快沿方波源（或 MCU GPIO + 快 buffer）
• 示波器（短地彈簧）
• 兩種回流配置的測試板（或用導線做出兩種迴路）
• 可選：簡單近場探棒（用一圈小導線自製）觀察 EMI 相對變化
實驗 A：大迴路 vs 小迴路（L·di/dt 尖峰）
- 用大迴路接法（線繞大圈）量尖峰
- 改成小迴路（正回流貼近並行、縮短）再量
- 比較尖峰高度與振鈴
ASCII（預期）
大迴路： /\‾‾_/_/_ (尖峰高、振鈴大)
小迴路： _/_ (尖峰小、乾淨很多)
實驗 B：回流破裂（跨縫/缺 return via）
- 人為製造回流“必須繞遠路”的路徑（把回流改遠）
- 量同一訊號波形與地參考跳動
- 加上“旁路回流”（等效 return via/貼近平面）再比
ASCII（預期）
回流破裂：地參考跳、波形亂
回流連續：波形穩、誤判消失
實驗 C：去耦位置（近 vs 遠）
- 去耦放遠：量 VDD 腳位 droop/噪聲
- 去耦放近：量 VDD 腳位 droop/噪聲
- 觀察差異
ASCII（VDD droop）
遠： ___/_ (噪聲大)
近： ____ (噪聲小)
解析：
去耦“近短低感”就是讓高頻電流有地方瞬間補上。
🧠 本單元一句話
🧭 Layout 會決定成敗，因為它決定電流的真實路徑與迴路面積；高速/功率下，寄生 L/C/R 不是誤差而是電路本體。你只要把回流做對、迴路縮小、去耦放對位置、via 跳層補回流，系統就會從玄學變工程。
