AFIFO
含有「AFIFO」共 3 篇內容
全部內容
發佈日期由新至舊
付費限定
數位IC設計第一品牌
2026/01/24
[Verilog] 再次征戰FIFO地獄 - (7) fifo depth
在我們設計FIFO時, 除了基本的design架構外, 最重要的就是FIFO深度的考量. 作為儲存data的空間來說, 必定地越大越好, 就像買手機一樣, 儲存空間越大就越可以無腦使用不用怕空間不足的問題. 然而這背後所付出的代價就是錢錢了. Fifo使用的越深, 可以保存到越多的Dat
#
出一張嘴做IC
#
IC設計
#
FIFO
喜歡
留言
付費限定
數位IC設計第一品牌
2025/10/18
[Verilog] 再次征戰FIFO地獄 - (7) fifo constraint
當你信心滿滿的解釋完fifo原理和RTL coding後 老闆們總是喜歡嘗試擊破那個有自信的你 地獄般的題組考驗這就來了 fifo觀念解釋的很棒, rtl coding也沒問題 那靠gray code就能保證post silicon不會有問題了嗎? 如果chip回來發現fifo的read
#
CDC
#
async
#
FIFO
1
留言
數位IC設計第一品牌
2025/08/11
[Verilog] 再次征戰FIFO地獄 - (5) async fifo
回到這張看起來很複雜的AFIFO架構圖 (*藍色訊號為write clk *紅色訊號為read clk) 我們開始來專心探討一下圖中B2G這區塊的功用 相信各位看懂架構後coding就不是甚麼大問題 回顧一下, 我們先思考ptr在傳輸時沒有處理CDC issue時會發生甚麼事? pt
#
CDC
#
FIFO
#
graycode
喜歡
留言