— 可靠度不是「不壞」而已，而是：你在規格內跑一萬小時後，還是不是你當初設計的那顆晶片（漂移、老化、熱點、長期壓力、良率與壽命）
🎯 單元目標
完成本單元後，你將能夠：
• 用工程直覺理解可靠度：為什麼類比/RF 的“變差”比“壞掉”更可怕• 了解最重要的 5 大失效機制：BTI、HCI、TDDB、EM、Self-heating
• 把可靠度連到電路後果：Vth 漂移、gm 下降、偏壓飄、增益下降、NF/ACLR/EVM 變差
• 知道設計師如何做 derating（降額）、guardband、熱設計與 layout 防護
• 具備實務驗證流程：stress、加速壽命、worst-case、burn-in、monitoring 的量測思維
🧭 一、先給一句話總結（超核心）
👉 類比 IC 的可靠度核心不是“會不會死”，而是“會不會慢慢變形”：偏壓與元件參數隨時間漂移，最後讓增益、噪聲、線性、頻譜規格（ACLR/EVM/NF/IIP3）不再達標。
🧠 二、為什麼類比/RF 特別怕可靠度？
數位壞掉的樣子很直白：
· timing fail、bit error、當機
類比/RF 壞掉常常是：
· 還能工作
· 但“規格慢慢掉”
· 客戶體感是：距離變短、吞吐變差、噪聲上升、發射外溢超標
工程直覺：
👉 類比可靠度是“形變”，不是“斷裂”。
🧠 三、五大可靠度機制（用直覺講到你能用）
3.1 BTI（Bias Temperature Instability）：偏壓 + 溫度造成 Vth 漂移
· 常見：NBTI（PMOS）、PBTI（NMOS，在某些高 k）
· 影響：Vth 隨時間變 → Id/ gm 跑掉 → 偏壓與增益漂
直覺：
👉 你長時間把閘極“壓著”，氧化層/界面狀態慢慢改變，Vth 逐步漂移。
電路後果：
· 電流鏡誤差增加
· OTA 增益下降
· 參考源 drift
· RF 前端 gm 下降 → NF 變差
3.2 HCI（Hot Carrier Injection）：高速/大電場下的載子撞擊損傷
· 典型場景：大 Vds、快速切換、強電場區（尤其靠近汲極）
· 影響：gm 下降、Vth 變、subthreshold 惡化
直覺：
👉 載子像高速子彈撞擊界面，把元件打出“微損傷”。
電路後果：
· 線性變差（IM3 變大）
· PA/driver 長時間大 swing → 性能逐步劣化
· 速度與增益慢慢掉
3.3 TDDB（Time-Dependent Dielectric Breakdown）：氧化層時間性擊穿
· 不是立刻打穿，是“慢慢累積到某天突然破”
· 受：電場強度、溫度、時間影響
直覺：
👉 氧化層像玻璃，長期受壓會長裂紋，最後某天突然擊穿。
電路後果：
· gate leakage 增
· 偏壓亂
· 甚至直接失效（hard breakdown）
3.4 EM（Electromigration）：金屬線被電流慢慢搬家
· 高電流密度下，金屬原子被“推著走”
· 形成 void / hillock → 開路或短路風險
直覺：
👉 你把金屬線當高速公路，車流太大，路面材料會被慢慢刮走。
電路後果：
· 供電線阻抗上升 → IR drop 變大
· 造成 bias 漂與噪聲增加
· 最嚴重：某天直接斷
3.5 Self-heating（自我發熱）：熱點讓老化加速
· 類比/RF 不是平均功耗問題，是“局部熱點”
· 溫度上升會加速 BTI/HCI/TDDB/EM（很多是指數/加速關係）
直覺：
👉 熱是老化加速器：同樣電路，熱點處會老得更快。
電路後果：
· bias 漂移變快
· NF 上升
· PA 效率下降、ACLR 變差
🧠 四、可靠度在電路層的典型“症狀”
你會看到的不是“死”，而是：
· Vref 漂移（bandgap 變了）
· Iref 漂移（bias tree 變了）
· gm 下降 → 增益/頻寬下降
· ro 改變 → 增益與線性漂
· leakage 增 → 靜態功耗升、offset 漂
· metal IR drop 增 → PSRR 變差、spur 變多
工程一句話：
👉 可靠度把你設計的“規格”變成“時間函數”。
🧠 五、工程師如何設計可靠度？（設計策略清單）
5.1 Derating（降額設計）：不要把元件推到極限
· 降 Vds、Vgs
· 降電流密度
· 留 headroom、留熱裕度
直覺：
👉 你不該讓晶片每天都在“紅線”上跑。
5.2 熱設計：先找熱點，再處理熱點
· 熱點常在：PA、driver、LDO pass device、大電流鏡
· 用：熱擴散、金屬加寬、via 陣列、熱隔離與熱耦合控制
5.3 Layout：可靠度很多是“版圖決定生死”
· EM：電源/輸出金屬加寬、multiple vias、電流分流
· TDDB：避免高電場集中（尖角、窄間距）
· matching + thermal symmetry：避免左右熱環境不同造成漂移不對稱
5.4 監控與校準：有些 drift 你預期會發生，就設計成可補償
· trim bits
· background calibration
· on-chip sensor（溫度/電壓監測）
5.5 規格策略：把可靠度當成規格的一部分
· “初始規格”只是 t=0
· 還要定義：t=life（例如 10 年）是否仍達標
🧾 六、一句話記住本單元
🛡️ 類比 IC 可靠度總結：
👉 可靠度是“參數隨時間漂移”的工程：BTI/HCI 讓 Vth、gm 慢慢變；TDDB 讓氧化層累積到某天崩；EM 讓金屬線在大電流下慢慢失血；自我發熱加速所有老化。類比/RF 最怕的是性能漸變導致 NF/ACLR/EVM/IIP3 失守，所以要用 derating、熱設計、版圖防護、guardband 與必要的校準/監控，把壽命內的規格鎖住。
🔬 電子學實驗題（80/120）
實驗名稱
加速壽命與漂移驗證：BTI/HCI/EM/熱點 → 偏壓與 RF/類比性能退化（可重用模板）
🎯 實驗目的
1. 用簡化元件/電路在高壓高溫下做 stress，觀察參數漂移（ΔVth、ΔId、Δgm）
2. 把參數漂移映射到電路規格：增益、頻寬、offset、NF 或 IM3（可選）
3. 用熱點與電流密度概念做 EM 風險判斷（版圖層直覺）
4. 驗證 derating（降低 V 或 I）能否顯著延長壽命/降低漂移
🧰 實驗器材 / 軟體
• SPICE/Spectre（含可靠度/aging model 更佳；沒有也可用“參數漂移注入法”近似）
• 或量測：可控電源、溫控（熱板/烘箱）、SMU、示波器/頻譜儀
• DUT（擇一）：
· 電流鏡（最直觀）
· 差動對（offset/CMRR）
· 小型 OTA（增益/UGB）
· 簡化 PA driver（IM3/ACLR 概念）
🔧 實驗架構 ASCII 圖
(Stress phase)
Vstress, Tstress -> [DUT] -> 監測 Id / Vth proxy
(Measure phase)
Vnom, Tnom -> [DUT] -> 量增益/offset/noise/IM3
🔧 實驗步驟（完整、偏業界）
A) baseline：先量 t=0 的“健康狀態”
1. 在 Vnom、Tnom 下量：
o Iref（或 Id）
o Vbias 節點
o OTA：增益/UGB/PM 或差動對 offset
2. 記錄為 baseline（t=0）
📊 預期觀察
· 所有指標在規格內
· 工作點 headroom 足夠
✅ 專業解析
可靠度看的是“相對變化”，所以 t=0 記錄必不可少。
B) BTI stress（偏壓 + 高溫）：觀察 Vth/gm 漂移
1. 對特定 MOS 施加偏壓（例如較高 Vgs）
2. 提高溫度（例如 125°C）
3. 每隔固定時間（t1,t2,t3…）回到測量模式
4. 量：Id、gm proxy（或電路的 Iref/增益/offset）
📊 預期觀察
· Id 或 Iref 隨時間慢慢偏移
· 增益/offset 也跟著漂
✅ 專業解析
長期 Vgs 壓力 + 高溫
→ ΔVth→ ΔId, Δgm
→ bias tree 漂→ 電路規格漂C) HCI stress（高 Vds / 大 swing）：看線性與 gm 劣化
1. 對易受 HCI 的元件施加較大 Vds 或動態 swing
2. 同樣分段量測：gm/Id 或 IM3 proxy（若有兩音測試）
3. 比較 stress 前後差異
📊 預期觀察
· gm 下降
· IM3 增加、線性變差（若量得到）
✅ 專業解析
HCI 對“高場區”敏感，PA/driver/高速節點常是重災區。
D) EM 風險觀察（用電流密度與 IR drop 直覺）
1. 找出大電流路徑（金屬線/輸出路徑/供電幹線）
2. 在高負載下觀察：
o IR drop 是否上升
o 某些節點電壓是否隨時間漂
3. 做 derating：降低電流再觀察漂移變化
📊 預期觀察
· 高電流密度下，長期 IR drop/阻值變化風險上升（量測或模型）
· 降額後漂移與熱點降低
✅ 專業解析（ASCII）
高 J（電流密度） + 高溫
→ 金屬原子搬家→ R 上升 / void 風險
→ 供電更不穩、噪聲更大E) Derating 對比實驗（最關鍵的工程結論）
1. 重複 B/C 的 stress
2. Case1：高壓高溫
3. Case2：降額（降低 V 或降低 I）
4. 比較同時間下的漂移量 Δ（Iref、增益、offset…）
📊 預期觀察
· 降額的漂移顯著變小
· 這就是可靠度設計的核心：用 margin 換壽命
❓思考問題（5 題）＋解析
問題 1：為什麼類比 IC 的可靠度常看“漂移”而不是“壞掉”？
解析：類比/RF 多數失效先表現為參數變化（Vth、gm、leakage、R），會先造成 NF/ACLR/EVM/增益不達標，客戶感知先變差，未必立刻死亡。
問題 2：BTI 與 HCI 最常在電路哪裡最嚴重？
解析：BTI 常在長時間偏壓的關鍵元件（bias、參考、電流鏡、差動對）；HCI 常在高 Vds/大 swing/高速切換節點（driver、PA、switching node）。
問題 3：為什麼熱點比平均功耗更重要？
解析：老化機制多隨溫度加速，局部熱點會比平均溫度老得快，造成局部漂移/EM/TDDB 先爆，最終拖垮整顆晶片。
問題 4：EM 為什麼跟“版圖”高度相關？
解析：EM 取決於電流密度與金屬幾何、via 數量、拐角、電流分布；同一 schematic，不同金屬寬度與 via 陣列，壽命差很多。
問題 5：為什麼 derating 是最有效但看似“浪費”的策略？
解析：降額會降低電場與電流密度，直接減緩 BTI/HCI/TDDB/EM 的加速機制；它用性能/面積換壽命與良率，是量產系統工程的必要保守。
🧠 工程結論
可靠度不是後期補救，是設計一開始就要把它當規格：
· 你要問的不只是“能不能過”
· 而是“過了 10 年還過嗎？”
類比/RF 的勝負往往在：偏壓、熱、金屬與版圖細節。
