— 而是：把整顆晶片每個關鍵元件鎖在你想要的工作狀態（gm、ro、headroom、noise、PSRR、startup、PVT）
🎯 單元目標
完成本單元後，你將能夠：
• 用一句話講清楚 bias 的真正任務：設定狀態，不是設定數字
• 理解類比 IC 偏壓樹（bias tree）為什麼像「供血系統」 • 知道常見偏壓來源：電流參考、bandgap、電壓參考、鏡像與分配
• 建立偏壓的 6 大工程目標：穩定、低噪、低漂移、可啟動、抗供電、抗溫度/製程 • 具備實務驗證流程：PVT corners、PSRR、startup、noise coupling、layout 供電/地彈跳
🧭 一、先給一句話總結（超核心）
👉 偏壓策略 = 你如何讓電路「永遠待在可預測的工作點」，並在 PVT（製程/電壓/溫度）與干擾（供電雜訊、地彈跳、數位切換）下仍維持 gm、ro、線性與噪聲表現。
🧑🎓 0｜給初學者：偏壓到底在「控制什麼」？
很多初學者會把 bias 想成：
「給 MOS 一個 Vgs」「給支路一個電流」就結束了。
但真正在 IC 裡你要控制的是：
- gm（影響增益、頻寬、噪聲）
- ro（影響增益與 PSRR）
- headroom（會不會飽和/截止、線性還在不在）
- 系統一致性（同一顆晶片不同角落、不同溫度、不同 VDD 都要差不多）
直覺比喻：
👉 你不是在「設定一個數字」，你是在把每個元件「鎖進一個狀態區間」，讓它不會亂跑。
🧠 二、為什麼類比 IC 的偏壓像「供血系統」？
在類比 IC 你很少只做一個放大器：
• 差動對 • 電流鏡 • 增益級 • 輸出級 • 參考源 • bias 分配網路
這些模組之間不是獨立的：
👉 偏壓一亂，整顆晶片狀態一起跑掉。
ASCII 直覺：
[Reference] -> [Bias Generator] -> [Bias Tree] -> 各級電路 | (穩定的基準)
工程直覺：
👉 Bias tree 像人體供血：你不是只讓心臟跳，而是要讓每個器官都在合理壓力下運作。
🧠 三、偏壓的 6 大工程目標（做 bias 時腦中要同時開著）
3.1 設定 gm 與 ro（決定增益、頻寬、雜訊）
• 電流一改 → gm 變 → 增益/頻寬/噪聲都變
• headroom 一改 → ro 變 → 增益與 PSRR 都變
（初學者提示）
👉 你以為是在調「電流」，其實是在調整整級放大器的「性格」。
3.2 穩定工作點（避免飄移造成失真或飽和）
• 每級都不能貼到飽和或截止邊界
• 留 headroom margin（安全裕度）
3.3 抗 PVT（製程/供電/溫度）
• Process：Vth、β、μ 會變
• Voltage：供電會抖 • Temperature：μ、Vth、R、雜訊都會變
3.4 低噪聲（bias 自己不能太吵）
• bias 電流源、參考源、startup
都可能把噪聲耦合進訊號路徑
3.5 高 PSRR（供電雜訊不要灌進來）
• bias 若跟著 VDD 抖
→ 等於把電源噪聲「注射」到 gm/工作點 → spur / 輸出噪聲 / 調變劣化
3.6 可啟動（startup）與可控（enable/shutdown）
• 很多 bias 電路有多穩態：可能卡在 零電流狀態
• 需要 startup 把它推到正確工作點
🧠 四、偏壓常見來源：Reference → Generator → Distribution
4.1 參考（Reference）
常見兩大類：
- 電壓參考（bandgap）
- 電流參考（由電壓參考 + R/鏡像生成）
👉 沒有穩的 reference，就不可能有穩的 bias。
4.2 偏壓產生器（Bias Generator）
例如：
• 產生 Iref • 產生多個 Vbias（cascode、tail、output stage） • PTAT/CTAT 組合做溫度補償
4.3 偏壓分配（Bias Tree）
最容易出問題：
• IR drop • ground bounce • 數位耦合 • 不對稱 mismatch • decap 不足
ASCII：
Iref | +----+----+----+ | | | | Ib1 Ib2 Ib3 Ib4 -> 分配到不同類比區塊
（初學者提示）
👉 bias tree 看起來像「供電線」，但它其實是「敏感類比訊號線」。
🧠 五、偏壓策略的核心技巧（實務導向）
5.1 常用電流偏壓（比電壓偏壓更可控）
因 MOS Vth/μ 漂移大，電壓偏壓容易跑掉；電流更能鎖定 gm/狀態。
5.2 cascode / regulated cascode：提升 ro 與 PSRR
優點：增 ro、隔離 VDD 抖動
代價：headroom 變少（低電壓很痛）
5.3 local bias：分區降低耦合
• 分區 bias、local filter、local buffer
• guard ring + deep nwell 隔離
5.4 bias filtering：低頻穩、帶外安靜
• RC 濾波 • decap • 必要時用 LDO 給敏感類比區
👉 bias line 不是 DC 線，是噪聲通道。
🧠 六、經典陷阱：startup 與多穩態
很多自偏壓電路可能存在：
• 正常工作點（有電流） • 零電流工作點（卡死）
如果上電落在 I=0：
👉 整顆晶片像死掉一樣。
startup 的任務：
• 上電瞬間推一把，離開 I=0 井底 • 正常後自動關閉（避免耗電/注噪）
ASCII：
上電：推離 I=0 井底 正常：把推人的腳收回去
🧾 七、一句話記住本單元
👉 偏壓的任務是「鎖定狀態」：在 PVT 與供電/地噪下維持可預測的 gm、ro、headroom、線性與噪聲；你要同時顧 reference、產生器、分配、PSRR、噪聲耦合、startup 與版圖隔離——偏壓是系統工程。
🔬 電子學實驗題（77/120）
實驗名稱
Bias Tree 實務驗證：PVT 漂移、PSRR、noise coupling、startup 多穩態（含版圖/供電直覺）
🎯 實驗目的
- 建立簡化 bias generator（Iref + mirror）與 bias tree
- 做 PVT corners，看 bias 漂移
- 做 PSRR：VDD 加雜訊，觀察灌進 bias 與輸出多少
- 做 noise coupling：bias line 注噪，觀察輸出噪聲變化
- 驗證 startup：無 startup 是否可能卡死（零電流穩態）
🧰 器材 / 軟體
• SPICE / Spectre（PVT、AC、noise、tran）
• 自偏壓電流鏡 + startup 支路 • 被供偏壓的電路（差動對/OTA） • 可注入供電與 bias 雜訊的 source
🔧 實驗架構 ASCII
VDD (+ ripple)
|
[Reference + Bias Gen] ----> [Bias Tree] ---> (Amp / OTA)
| |
(startup) (bias filter/decap)
|
GND
✅ 實驗步驟（業界 checklist）＋答案式說明
A) Baseline：量 Iref 與各支路 Ib
步驟
- 跑 DC operating point
- 記錄：Iref、Ib1/Ib2…、各 Vbias
- 檢查每級 Vds/Vgs headroom（別貼飽和）
你應該看到什麼（答案）
• Ib 比例 ≈ mirror ratio（在合理誤差內） • Vbias 落在設計預期區間 • 關鍵管子 沒有 進 triode（Vds 太小）
怎麼判讀（答案）
👉 ratio 對 ≠ 成功；Vds 不夠 時 ro 掉、PSRR 掉、增益掉，後面全崩。
常見錯誤與補救
• Ib 比例怪：mirror 管尺寸/接法錯、body effect 沒顧 • 明明 ratio 對但性能差：多半是 Vds 不夠 或 bias distribution IR drop
B) PVT corners：看漂移（現實驗收）
步驟
- Process：FF/TT/SS
- Voltage：VDD ±10%
- Temp：-40/27/125°C
- 每個 corner 記錄：Iref、Vbias、Amp 工作點/增益
你應該看到什麼（答案）
• SS + 低 VDD + 高溫：Iref 下降、gm 下降、增益/GBW 下降 • FF + 高 VDD + 低溫：Iref 上升、功耗上升、headroom 風險改變
怎麼判讀（答案）
👉 你要找的是「最壞角落」：
- 規格不夠 的 corner（增益/雜訊/線性）
- 會掛掉 的 corner（飽和、沒 headroom、啟動失敗）
C) PSRR：供電雜訊灌進 bias 與輸出多少？
步驟
- VDD 加 AC ripple
- 量 Vbias_ac、Vout_ac
- 比較：無 cascode/濾波 vs 有 cascode/RC/decap
你應該看到什麼（答案）
• 沒隔離：Vbias 跟著 VDD 抖，Vout 也抖 • 有 cascode/濾波/decap：Vbias 抖動明顯下降，Vout 更乾淨
怎麼判讀（答案）
👉 bias node 的 PSRR 很關鍵：因為 Vbias 抖 = gm 抖 = 整級被調變（spur/噪聲會跑出來）。
D) Noise coupling：bias 線注噪 → 輸出變吵
步驟
- 在 bias node 注入雜訊（或 noise source）
- 量輸出噪聲 PSD
- 加 bias filter（RC/decap）再量一次
你應該看到什麼（答案）
• 不濾波：輸出 noise floor 抬升 / spur 增加 • 加濾波：低頻與帶外噪聲下降（視 RC/decap 位置而定）
怎麼判讀（答案）
👉 bias 噪聲會調變 gm / tail current，常等效成「輸入端多了一個噪聲源」。
E) Startup：拿掉 startup 看會不會偶發死亡
步驟
- 拿掉 startup 支路
- transient 上電（不同初始條件/不同 ramp）
- 看 Iref 是否卡在 0
- 加回 startup 再做
- 確認 startup 穩態會關閉
你應該看到什麼（答案）
• 無 startup：某些初始條件 Iref 卡 0（死機） • 有 startup：每次都進入正常 Iref • 穩態時 startup 電流趨近 0（不干擾）
怎麼判讀（答案）
👉 startup 的驗收標準不是「能啟動一次」，而是 在各種上電條件都能啟動，且 啟動後不再注噪/耗電。
❓思考問題（5 題）＋解析（保留你的版本）
- 為什麼偏壓設計不是只算出某個 Vbias 就結束？
解析：你要鎖的是 gm、ro、headroom、noise、PSRR；Vbias 只是手段，PVT 與耦合會讓狀態漂移。 - 為什麼 bias tree 容易成為噪聲注射器？
解析：bias 線會把供電雜訊、數位切換、參考噪聲耦合到敏感節點，等效調變 gm/工作點。 - cascode 為什麼能改善 PSRR？代價是什麼？
解析：提升 ro、隔離供電擾動；代價 headroom 變少。 - 為什麼一定要做 PVT corners 才算完成偏壓設計？
解析：Vth、μ、R 變動會讓 Iref/Vbias 漂移，進而改變增益、頻寬、噪聲與線性。 - startup 為什麼不能一直開著？
解析：長期導通會耗電、注噪或偏移工作點；只該在上電瞬間發揮作用。
🧠 工程結論
偏壓策略決定類比 IC 能不能「穩定可靠地活著」：
• reference 穩不穩 • bias tree 乾不乾淨 • PSRR 擋不擋得住供電噪 • startup 能不能每次都醒來 • PVT 下是否仍在規格內 這些不是附屬設計，而是類比 IC 的主戰場之一。
