主題：把「元件電性」翻譯成「製程可控制的參數」——你不是在背 MOSFET/BJT，而是在學：哪個製程旋鈕會改變 Vt、Idsat、Leakage、Breakdown、Reliability。
🎯 1) Week 2 學習目標（你本週要練成的能力）
- 看到 MOS 結構能秒判：累積/耗盡/反轉，知道 C–V 在說什麼（為 Vt 與界面品質鋪路）。
- 看到 MOSFET I–V 能秒講：Vt、線性區/飽和區、gₘ 直覺，並知道哪些參數會被短通道效應搞壞。
- 能用「量產語言」講元件：WAT/GOI常測什麼、這些數字在製程上代表哪一種風險。
- 建立一個本課核心邏輯：材料/界面/摻雜/幾何 → 決定 電性 → 反推 製程視窗。
🗺️ 2) 觀念地圖（把 Device Technology 放回大流程）
- 元件技術（Device Technology）其實是在定義：你後面 FEOL 要做出什麼「目標電晶體」
- 你需要的總結句：
「製程」做的是結構；「元件」看的是電性；「良率/可靠度」看的是尾巴與分佈。
🧠 3) 你這週必抓住的元件主角
3.1 MOS Capacitor（MOSCAP）：所有 MOSFET 的地基
你要能用一句話描述三種狀態：
- 累積（Accumulation）：多數載子被吸到表面
- 耗盡（Depletion）：表面載子被趕走，出現耗盡區
- 反轉（Inversion）：少數載子在表面形成導電通道（Vt 的物理來源）
- MOSCAP 的 C–V 曲線不是背圖形，而是用來判斷：氧化層等效厚度、摻雜、界面態/固定電荷（後面會直接影響 Vt 與漏電）。
3.2 MOSFET：你後面整學期的語言主體
你至少要能把 MOSFET 看成三個「工程旋鈕」：
- Gate stack / oxide（閘極介電層與界面）：決定耦合能力、Vt、Ig、可靠度（GOI）。
- Channel / body doping（通道與基底摻雜）：決定 Vt、短通道控制、變異。
- S/D + geometry（源汲與幾何：L/W、接面深度）：決定 Idsat、Rs、DIBL、Ioff、breakdown。
短通道效應（你要有「為什麼會壞」的直覺）
當尺度縮小，電場與耗盡區比例變大，會帶來：Vt roll-off、DIBL、速度飽和、熱載子/介電層壓力等風險，最後反映在 leakage 與可靠度上。
3.3 BJT / BiCMOS（本課多半是定位與比較）
你不一定會在製程課深入推導，但要能回答：
- CMOS：低功耗、高密度
- BJT：驅動強、類比/高速特性好
- BiCMOS：兩者折衷（常出現在「為何某些 IC 家族選這個技術」的概念題）
🧩 4) Device → Measurement（把「元件」變成可量產的數字）
4.1 WAT（Wafer Acceptance Test）你要會講的「量產檢核」
量產會用測試結構與電性參數去監控製程漂移，例如 MOSFET 的 Vt、Idsat、Ioff、breakdown、substrate current 等。
4.2 GOI（Gate Oxide Integrity）是 gate stack 的健康檢查
常見概念是：氧化層/介電層的完整性、擊穿或漏電指標，對可靠度與壽命是硬門檻。
高分句型（你考試可以直接用）：
「WAT/GOI 的數字不是品質報表，是製程旋鈕是否漂移的早期警報。」
⚠️ 5) 缺陷 / 良率 / 可靠度：本週一定要開始用「尾巴思維」
- 你不能只看平均值（mean），你要開始關心：分佈、尾巴、極端值
- 典型地：
- Vt 分佈拉寬 → timing/功耗不可控
- Ioff/Ig 尾巴變長 → 漏電與可靠度風險暴增
- breakdown 變差 → 良率直接掉 這些都能回扣到：界面、摻雜、幾何、缺陷密度與製程視窗。
✅ 6) 考點速記（10 條高分必背）
- MOSCAP 三態：累積/耗盡/反轉（Vt 物理來源）。
- MOSFET 的核心參數：Vt、Idsat、Ioff、Ig（能說出它們在製程上對應什麼）。
- Gate stack/oxide 影響：耦合、漏電、可靠度（GOI）。
- 通道/基底摻雜影響：Vt、短通道控制、變異。
- 幾何（L/W）與接面影響：Idsat、DIBL、breakdown、leakage。
- 短通道效應不是「現象列表」：本質是縮尺度後電場與耗盡區比例改變。
- WAT 的意義：用電性參數監控製程漂移。
- GOI 的意義：介電層完整性與壽命門檻。
- 良率要看分佈尾巴：leakage/breakdown 的尾巴最致命。
- Device Technology 的定位：定義 FEOL 的目標電晶體規格，讓後續每章「有目的地」學。
🧠 7) 反思與檢討（高分的關鍵不是背，而是「可回扣」）
我這週做對的事
- 我不只記 MOSFET/BJT 名詞，而是把它們拆成：gate / channel / S-D / geometry 四個旋鈕。
- 我開始用量產語言理解課程：Vt、Idsat、Ioff、GOI 不是考古題，是製程健康指標。
我需要補強的地方（下週前要補）
- 我對 C–V 與界面態的「量測意義」還不夠敏感。
- 改法：把 MOSCAP 的 C–V 用「對應到氧化層/摻雜/界面」三句話背起來。
- 我容易把短通道效應當清單背，沒有「縮尺度→電場→效應→參數」的因果鏈。
- 改法：每個效應都強制寫一句「它會讓哪個參數變差（Vt/Ioff/Idsat/可靠度）」。
下週（Wafer Preparation）我帶著 3 個問題去上課
- 晶圓平坦度/厚度/TTV 會怎麼映射到 CD、overlay、良率尾巴？
- 清洗與表面狀態會怎麼影響 界面缺陷、GOI、漏電？
- 什麼樣的晶圓缺陷會在後面變成「不可修復的結構性失效」？
