數位邏輯
含有「數位邏輯」共 48 篇內容
全部內容
發佈日期由新至舊
付費限定
本單元教學如何規劃與設計有限狀態機，以實現 0110 序列偵測電路。內容涵蓋狀態圖設計、狀態表製作、Verilog程式碼實作，以及testbench的撰寫與模擬。透過此教學，讀者將學習 Mealy 型 FSM 的設計步驟，包含狀態暫存器的初始化與更新、下一個狀態的決定，以及輸出函數的設計。
付費限定
本單元，我們要邁向循序邏輯電路的描述，也就是所謂的Sequential Circuit。並透過練習一個範例電路來學習Sequential Circuit 的完整設計。
付費限定
本章節實作組合邏輯電路，包含解碼器、編碼器、優先編碼器、多工器、解多工器、比較器和ALU電路，並比較不同模型 (behavioral model, data flow model) 的實現方式。
付費限定
本文深入淺出地介紹數位系統設計中重要的 RTL 設計概念與組成要素，以及 Algorithmic State Machine 的架構、ASM 圖表繪製與應用。並透過一個詳細的範例演習，逐步說明如何從系統規格、ASM 圖表、狀態圖、狀態表，到最後的控制邏輯設計，完整呈現 RTL 設計流程與實作細節。
付費限定
接續上回，本章節的目的為使用 JK 正反器來設計出下面狀態圖的電路結構(建議先看完上一章節的逐步推導解說會比較好理解本章節的內容喔~)。
我們知道要設計一電路需要知道規格之定義，然後我們藉由構建狀態圖，就可以開始準備設計電路，本章節從 D正反器開始，完整詳述狀態機電路設計的過程，幫助讀者輕鬆入門複雜觀念，為未來更深入的研究打下堅實基礎。
付費限定
這篇文章探討了莫爾機和米利機的狀態圖、狀態表建立、化簡以及狀態編碼等議題。文中詳細說明瞭狀態圖的組成元素、狀態轉換的規則，以及如何將狀態圖轉換為狀態表。此外，文章也闡述了狀態化簡的方法，以減少邏輯閘和正反器的數量，降低電路成本。最後，文章說明瞭如何為狀態分配唯一的二進位編碼值，以方便電路設計。
付費限定
經過先前兩回，相信你對於有限狀態機的分析已經很熟悉了，本章節我們最後來練習 T 型正反器狀態機的分析，不過與前兩回不同的是，本題還需要列出輸出方程式，最後我們探討了此狀態圖所對應的有限狀態機。
付費限定
透過前一章節的學習，讀者應該對於一些專有名詞和電路的分析方法非常了解了，不過先前我們分析的是 D 型正反器，而本章節我們要學習的是 JK 型正反器狀態機的分析。
本章節共提供兩種分析方式，讓讀者了解不同思維下的分析方法。
