violation
含有「violation」共 1 篇內容
全部內容
發佈日期由新至舊
付費限定
數位IC設計第一品牌
2024/10/28
[Verilog] STA分析 - setup / hold violation 怎麼workaround
前面探討完setup time / hold time violation的原因跟解法, 來更進一步探討一下現實面, 實際ic design中, 我們有可能會碰到一個狀況, synthesis過後path出現了setup time violation 或 hold time violatio
#
STA
#
IC設計
#
Verilog
喜歡
留言