🎯 單元目標
完成本單元後，你將能夠：
• 分清 MOS 主要雜訊類型：熱雜訊、1/f 雜訊、RTN、電源/基板耦合雜訊 • 建立每種雜訊的「物理直覺」與「會在哪裡最致命」 • 知道工程師如何在電路層與系統層抑制雜訊（尺寸、偏壓、斬波、取樣、濾波、版圖） • 把雜訊連到高科技實務：感測前端、PLL、ADC、RF LNA、SerDes、mixed-signal SoC
🧑🏫 初學者說明（先建立方向感）你可以把 MOS 雜訊當成：
- 元件自己會產生的雜訊（熱雜訊、1/f、RTN）
- 系統互相干擾的雜訊（供電/基板耦合）
很多新手以為「我電路算對了就好」，但實務上常常是：版圖 + 供電決定你最後的噪聲水準。
🧭 一、先給一句話總結（超核心）
👉 MOS 的雜訊不是單一來源，而是「載子隨機運動 + 通道缺陷 + 製程界面陷阱 + 電源耦合」共同造成。
因此：
- 類比前端怕 1/f
- RF 前端怕熱雜訊
- 高速數位怕電源/地彈耦合
- 先進製程還要怕 RTN（單顆缺陷就能抖）
🧑🏫 初學者說明（用一句超直覺記）
👉 你量到的抖動 = 元件先天噪聲 + 供電/佈線帶來的污染。
所以你常會遇到：電路公式都對，但量測仍抖，原因就是供電與佈線在搞你。
🧠 二、MOS 雜訊你可以用「頻率地圖」先建立直覺
雜訊強度
│\
│ \ 1/f 雜訊（低頻怪獸）
│ \
│ \___________ 熱雜訊（白雜訊，整段平）
│
└────────────────── 頻率
低頻 高頻
直覺：
- 低頻：1/f、RTN 常最惱人（精密量測、DC offset、sensor）
- 中高頻：熱雜訊是底噪（RF、寬頻放大、ADC 前端）
- 系統層：電源噪聲、基板耦合會「整段污染」，像鬼影一樣難抓
🧑🏫 初學者說明（怎麼用這張圖）
你只要先問自己：我在看哪個頻段？
- 你在做慢慢量的感測 → 低頻 1/f、RTN 先爆
- 你在做RF/高速寬頻 → 熱雜訊先決定底噪
- 你在做SoC 混合訊號 → 供電耦合會把整條頻段都弄髒
🧠 三、四大雜訊來源（物理直覺 + 工程後果）
3.1 熱雜訊（Thermal noise）：載子熱運動造成的白雜訊
直覺：
👉 通道裡的載子像熱湯裡的分子，永遠在亂撞 只要有導通電阻/通道電導，就會有熱雜訊。
工程特性：
✅ 頻譜近似平坦（白雜訊）
✅ 溫度越高通常越糟
✅ 對 RF/寬頻電路最關鍵
工程後果：
- LNA 的噪聲指數（NF）
- ADC 前端 SNR
- 放大器輸入等效噪聲
都會被它限制。
🧑🏫 初學者說明（你怎麼“感覺到”熱雜訊）
熱雜訊不像「飄」也不像「跳」，它比較像： 👉 一直都在的細碎抖動（白噪底噪）。
你把放大器增益調很大，會看到輸出一直有毛毛的抖動，這通常就是底噪在被放大。
3.2 1/f 雜訊（Flicker noise）：界面陷阱讓載子「忽多忽少」
直覺：
👉 MOS 的通道靠近氧化層界面 那裡有很多陷阱（trap）會「抓走」或「放回」載子 導致通道電導慢慢飄動 → 形成低頻雜訊
ASCII 直覺圖：
Gate oxide
──────────
traps x x x ← 會抓載子
────────── (Si interface)
channel carriers →→→
工程特性：
✅ 低頻最強，頻率越低越嚴重 ✅ 製程、材料、界面品質影響巨大 ✅ PMOS 通常 1/f 可能比 NMOS 好（常見直覺，但依製程而異）
工程後果（最致命的地方）：
- DC 精密放大器
- 感測器前端（bio、電橋、壓力、溫度、電流感測）
- 低頻 PLL 控制迴路的相位噪聲近端
都會被 1/f 吃掉。
🧑🏫 初學者說明（1/f 你會看到什麼）
1/f 的感覺像： 👉 輸出慢慢漂移、offset 一直在變、量測值像被“風吹走”。
而且你越想量 DC 或很低頻訊號，它越明顯。
3.3 RTN（Random Telegraph Noise）：先進製程的「單顆缺陷抖動」
直覺：
👉 當元件非常小，小到通道裡的載子數量也不多 此時「一個陷阱抓/放一群載子」就會造成可見的跳變
Id
│ ┌─┐ ┌─┐
│ │ │┌─┐│ │ ← 電流像電報訊號跳來跳去
│ └─┘│ │└─┘
└──────────── t
工程特性：
✅ 看起來像離散跳階（telegraph）
✅ 在奈米級器件更常見
✅ 造成 mismatch、offset、低頻抖動
工程後果：
- SRAM 讀寫邊界（穩定性）
- ADC comparator offset 漂
- 低噪聲類比的「怪抖動」
在先進製程特別需要注意。
🧑🏫 初學者說明（RTN 跟 1/f 的差別）
- 1/f：像慢慢飄、慢慢變
- RTN：像一格一格跳（明顯階梯）
如果你看到輸出不是連續漂，而是突然跳到另一個值，RTN 的味道很重。
3.4 電源/基板耦合雜訊（Supply / Substrate noise）：混合訊號 SoC 的大魔王
直覺：
👉 數位切換會造成巨大瞬間電流尖峰 這些尖峰讓電源/地線抖動（IR drop + Ldi/dt） 再透過基板、寄生電容耦合到類比/RF
數位區 switching → 電源抖動/地彈
↓ 基板耦合 / 互連耦合 ↓ 類比區偏壓/參考被污染
工程後果：
- ADC 基準飄 → ENOB 下降
- PLL 供電噪聲 → 相位噪聲變差
- RF VCO 對供電極敏感 → spur 產生
- SerDes 眼圖縮小、抖動增大
🧑🏫 初學者說明（最重要一點）
這個噪聲不是 MOS “天生”的，是你把數位跟類比放在一起就會發生。
👉 新手常犯錯：只顧電路圖，不顧「回流路徑、供電阻抗、去耦位置」。
🧠 四、工程師怎麼對付 MOS 雜訊（實務工具箱）
4.1 對付熱雜訊：提高 gm / 降等效阻抗
常見方法：
- 提高偏壓電流（提升 gm）
- 選擇合適工作點
- 降低等效電阻、優化匹配網路（RF）
🧑🏫 初學者說明
你可以把 gm 當成「你控制電流的力道」。 👉 gm 越大，訊號越能壓過底噪（SNR 變好），但代價是功耗上升。
4.2 對付 1/f：用尺寸、製程、架構來殺
常用方法：
- 增大元件面積（W·L 變大 → 1/f 通常下降）
- 用 PMOS 作輸入對（常見但依製程）
- chopper / auto-zero（把低頻噪搬到高頻再濾）
- CDS（影像/感測常用）
🧑🏫 初學者說明
最直覺兩招：
- 放大面積（平均化陷阱效應）
- 用架構搬頻（chopper/CDS）
因為你沒辦法“消掉陷阱”，只能把它的影響變小或搬走。
4.3 對付 RTN：避免超小器件當關鍵類比元件
方法：
- 增大器件
- 多顆並聯平均化
- 校正（digital calibration）
- 裕量設計
🧑🏫 初學者說明
RTN 的核心概念：單顆缺陷就能抖。
所以策略常是：不要讓單顆缺陷能決定結果（放大尺寸/並聯/校正）。
4.4 對付供電/基板耦合：版圖與 PDN 是主戰場
- decap 靠近負載
- 分離電源域、類比用乾淨 LDO
- guard ring、deep n-well 隔離
- 星狀接地、分區回流路徑
- 時脈/高速線遠離敏感點
- differential 抵消共模
🧑🏫 初學者說明（把 PDN 當成“水管”）
電源像水管：
- 水管細/長（阻抗高）→ 一抽水就掉壓（VDD droop）
- decap 像「旁邊的小水塔」→ 瞬間供水，讓電壓不會塌。
🧠 五、把雜訊連到高科技實務（保留原本）
- 感測器前端：1/f、RTN、offset → 最痛
- RF LNA：熱雜訊決定 NF
- PLL/VCO：供電噪 → 相位噪聲、spur
- ADC：參考源/供電耦合 → ENOB
- SerDes：供電抖動 → jitter、眼圖縮小
🧑🏫 初學者說明（最簡單對照表口訣）
- 慢的（低頻）怕 1/f / RTN
- 快的（高頻）怕熱雜訊
- 混的（數位+類比）怕供電耦合
🧾 六、一句話記住本單元
📡 MOS 雜訊四大源頭：
👉 熱雜訊（白噪） 👉 1/f 雜訊（低頻陷阱） 👉 RTN（小器件跳階） 👉 供電/基板耦合（混合訊號大魔王）
🔬 電子學實驗題（51/120）
實驗名稱
觀察 MOS 雜訊：低頻漂移（1/f/RTN）與供電耦合（實務版）
🎯 實驗目的（保留原本）
- 觀察低頻漂移與抖動
- 觀察供電噪聲/數位切換如何污染類比節點
- 建立「雜訊不是只有元件本身，而是系統耦合」直覺
🧑🏫 初學者說明（你要先抓到“看得到的噪聲”）
一般教室儀器最容易看到的是： ✅ 供電耦合（因為幅度大、直接看得到）
低頻 1/f/RTN 則視示波器解析度與時間尺度而定，可能需要放大與長時間觀察。
🧰 實驗器材（保留原本）
- 74HC04 或 CMOS buffer
-（建議）運放放大 - 示波器（長時間記錄/FFT 更佳）
- 電源（可加入小擾動）
- decap 0.1µF、1µF
- 麵包板/導線
🔧 接線
(A) 供電耦合觀察：同一顆 IC 兩區，一區切換、一區當敏感點
+VDD
|
+----+-----------------------------+
| |
[U1A..U1D] 反相器鏈(高速切換負載) [U1E] 敏感節點
Vin ─>o>o>o>o───(負載/跳線加長更明顯) In 固定偏壓*
| |
GND---------------------------------+
*敏感節點做法：
- 最簡單：U1E 的 In 固定在 0 或 1，觀察 Vout 是否有抖
- 更敏感：把 In 固定在「接近門檻」(用分壓讓 In≈VDD/2)，Vout 會更容易顯示小擾動
🧑🏫 初學者提醒
- 麵包板線越長、回路越亂 → 耦合越明顯（更好“看見”）
- decap 一定要試「靠近 IC」與「離很遠」的差別
(B) decap 位置比較（同一圖，兩種放法）
(1) decap 靠近 IC（改善最大）
+VDD ────┬────────────── U1 VDD
| |
[0.1uF] |
| |
GND ────┴────────────── U1 GND
(2) decap 離很遠（效果差）
+VDD ────(長線)───[0.1uF]──(長線)── U1 VDD
GND ────(長線)────────────(長線)── U1 GND
🔧 實驗步驟（加上你會看到什麼）
A) 供電耦合（最容易看到）
- 反相器鏈輸入 Vin 用方波（1kHz～1MHz 都可試）
- 觀察敏感點 Vx（或 U1E 的 Vout）
- 比較：
- 無 decap
- 0.1µF 靠近 IC
- 1µF + 0.1µF 並聯（更像真實 PDN）
📊 你會看到：
- 無 decap：VDD/地線抖動更明顯，敏感點輸出會有毛邊/抖動/偶發尖峰
- 有 decap 且靠近：抖動顯著改善
🧑🏫 初學者技巧
把示波器探棒的地線弄短（彈簧接地最好），不然你量到的可能是探棒回路在天線效應。
B) 低頻漂移（選做，視儀器能力）
- 把敏感反相器輸入固定在接近門檻（分壓 In≈VDD/2）
- 長時間看輸出（秒～分鐘）
- 用 FFT/統計看低頻成分
📊 你可能看到：
- 慢慢漂移（像 1/f）
- 偶爾跳一下（像 RTN，但未必每次都能清楚看到）
✅ 專業解析
- VDD 抖動 → 門檻/工作點抖動 → 延遲與輸出跟著抖
- decap 提供瞬間電流回路 → 減少 VDD 下陷與地彈
- 界面陷阱抓放載子 → 通道電導慢變或跳變 → 輸出抖
🧑🏫 初學者翻譯
👉 你看到的抖動很多不是「訊號壞掉」，而是「供電在晃」，供電一晃，MOS 的工作點就跟著晃。
🧠 工程結論
👉 MOS 雜訊不只來自元件本身，更來自「你怎麼供電、怎麼佈局、怎麼把數位跟類比分開」
混合訊號系統真正的噪聲戰場往往在 PDN 與版圖。
