— 真實運放是受物理限制的系統
🎯 單元目標
完成後你能做到：
- 把每個「理想運放假設」對應到真實的物理原因
- 知道最常害死設計的幾個非理想：有限 GBW、slew rate、輸入共模範圍、輸出擺幅/電流
- 看到怪波形能快速判斷：穩定性？大訊號限制？偏移/噪聲？
- 建立「選運放 + 留餘裕」的實務直覺（感測/電源/音訊/高速）
🧭 一句話總結（超核心）
👉 理想運放不存在，因為它同時要求「無限增益、無限速度、零誤差、無限輸出能力、完全不受電源與溫度影響」——這些要求彼此衝突。
工程師做的事，是用規格與回授把它「逼近」理想，但永遠只在某個範圍成立。🧑🎓 先給初學者的「地圖」
你可以把運放想成一台「努力把 (−) 端拉到跟 (+) 端一樣」的機器：
- 只要它「還有力氣、還跟得上、還沒撞牆」，回授就能讓它看起來很理想
- 一旦碰到下面任一種限制，它就會開始露餡：
- 跟不上速度（GBW 不夠）
- 改變太慢（slew rate 不夠）
- 輸入/輸出撞到電源軌或電流上限（擺幅/輸出電流）
- 自己內部不完美（偏移、噪聲、CMRR/PSRR 不夠）
- 回授條件不對（不穩、振鈴、震盪）
✅ 你做任何運放電路，本質上就是在問：
「在我的頻率/擺幅/負載/電源條件下，它還撐得住理想近似嗎？」
🧠 二、理想 8 條假設 vs 真實 8 個限制（逐條對照）
每一條都用同一套路來寫：
原因（內部/物理）→ 你會看到什麼 → 怎麼補救
2.1 理想：開迴路增益 A → ∞
真實：A 有限，而且頻率越高掉越快
原因
- 多級放大讓 DC 增益很大
- 但每級都有極點，頻率上去增益會一路掉
你會看到
- 高頻時閉迴路增益開始下降
- 精密 DC 放大出現「比例誤差」（gain error）
補救
- 選 更高 DC gain / 更高 GBW 的運放
- 降低閉迴路增益或降低目標頻寬
- 用兩級放大分擔（前置放大＋後級）
2.2 理想：頻寬 BW → ∞
真實：GBW 有限（速度資源有限）
原因
- 為了穩定，內部補償讓它「像單極系統」
- 你用回授換穩定與一致性，代價是頻寬
你會看到
- 高頻增益掉
- 相位延遲變大，接電容負載更容易振鈴
補救
- 用 Acl 推估：需要的 GBW 要留餘裕
- 看 datasheet：相位裕度、Cload stable、unity gain stable
2.3 理想：slew rate → ∞（輸出瞬間變化）
真實：SR 有上限（dv/dt 被限制）
原因
- 補償電容要充放電
- 內部可提供電流有限
- 直覺：SR ≈ I/Cc（常見近似）
你會看到
- 正弦高頻大擺幅變三角形
- 方波邊沿變斜坡，而且「斜率不再增加」
補救
- 選更高 SR 或加 buffer/driver
- 降低輸出擺幅或頻率
- 減少負載電容（高速重負載很致命）
2.4 理想：輸入阻抗 Rin → ∞、輸入電流 = 0
真實：有輸入偏壓電流 Ib，且會飄
原因
- BJT input 需要基極電流
- FET input 雖小但有漏電、ESD 結構漏電、偏壓網路電流
你會看到
- 高阻抗感測出現 DC 偏移
- 兩輸入端 Ib 不對稱 → 輸出偏移
補救
- 選 FET input、超低 Ib 運放（TIA/感測）
- 兩輸入端做阻抗匹配（抵消壓降誤差）
2.5 理想：輸出阻抗 Rout = 0（完美電壓源）
真實：Rout 有限、輸出電流有限
原因
- 輸出級晶體管尺寸與偏壓有限
- 限流/短路保護
- 非 rail-to-rail 需要 headroom
你會看到
- 重負載下輸出下沉
- 推大電容更易振鈴/不穩
- 某些負載下失真突然變大
補救
- 加 buffer/power stage（推 ADC、耳機、線路、馬達）
- 看 datasheet：輸出電流、負載穩定性、隔離電阻建議
2.6 理想：輸入偏移 Vos = 0
真實：Vos 一定存在，且會漂移
原因
- 差動對不匹配（Vth/β/面積/溫度梯度）
- 封裝熱梯度、老化
你會看到
- 高增益 DC 放大輸出飄很大
- 積分器會慢慢飄走（明明沒輸入）
補救
- chopper/auto-zero（精密 DC）
- 系統校正
- AC coupling 避免 DC 直接放大
2.7 理想：CMRR、PSRR → ∞
真實：CMRR/PSRR 有限，且高頻會掉
原因
- 內部電流源/鏡像不是完美
- 電源雜訊會耦合到高阻抗節點
- 高頻寄生路徑更多
你會看到
- 電源紋波跑到輸出（SMPS 旁更嚴重）
- 共模干擾造成輸出抖動
- 地彈跳/佈線不好時特別可怕
補救
- 去耦、地回流、佈線（常比換運放有效）
- 選高 PSRR 或加 LDO/濾波
- 差動/儀表放大器架構
2.8 理想：完全穩定、永不震盪
真實：回授系統一定有穩定性條件
原因
- 多極系統相位落後
- 負載電容與佈線引入額外極點/零點
- unity gain 常是最危險區
你會看到
- ringing、overshoot、甚至固定頻率震盪
- 換線/換電容行為就變（非常典型）
補救
- 查 datasheet：unity-gain stable？Cload stable？
- 加隔離電阻 Rs、降交越頻率、改補償
- 回授線短、減少寄生
🧠 三、最常踩雷的三大誤判（初學者快速判斷法）
3.1 把 SR 限制誤判成不穩
一眼判斷
- SR 限制：邊沿斜率固定，跟「振幅/頻率」強相關
- 不穩：會出現「固定頻率振鈴/震盪」，對負載電容很敏感
3.2 把輸出撞牆誤判成增益不夠
- 撞牆是 clipping 切平
- 增益不夠通常是 平滑衰減（不會切平）
3.3 以為 DC 規格好就能做高速
- 很多精密 DC 運放 GBW 很小
- 做高速會直接掉增益或不穩（看起來像「怪怪的」）
🧾 四、本單元一句話記住
👉 運放是受「增益、頻寬、相位、slew rate、輸入/輸出電流、電源耦合、匹配與溫度漂移」共同限制的多級系統。
理想模型能用，是因為你把操作條件控制在它近似成立的區域。
🔬 電子學實驗題（65/120）（重編 + 答案版）
實驗名稱
用 4 個快速測試，把理想假設一條條打破：
有限 GBW、slew rate、輸出擺幅、輸入偏移
🧰 器材
- 運放 + 供電
- 電阻 Rin/Rf（10k、100k、1M）
- 訊號源（正弦 + 方波）
- 示波器（2 ch）
- （可選）萬用表（量 DC 偏移）
🔧 接線 ASCII 圖（非反相放大）
Rf
Vout o----------/\/\/\--------.
|
( - )
Vin o-------------------------( + )----[ Op-Amp ]----o Vout
|
Rin
|
GND
Acl ≈ 1 + Rf/Rin
A) 有限頻寬（GBW）測試：掃頻找 -3 dB
步驟
- 設 Acl = 11（Rf=100k、Rin=10k）
- Vin 用小正弦（例 50mVpp）
- 從 100Hz 掃到高頻，量 Vout/Vin
- 找到增益下降到「低頻增益的 0.707」的頻率（-3 dB）
✅ 你應該得到的答案/判讀
- 低頻增益約 11 倍
- 到某個頻率開始下降
- -3 dB 頻率（閉迴路帶寬）大約 ≈ GBW / Acl（近似）
初學者一句話：
增益開越大，頻寬就越小（因為 GBW 近似守恆）。
B) Slew rate 測試：方波邊沿變斜坡
步驟
- 10kHz 方波
- 逐步增加輸出擺幅需求（調 Vin 或調增益）
- 觀察 Vout 上升沿/下降沿是否變成固定斜率
✅ 答案/判讀（超重要）
- 如果你看到：
- 邊沿變成斜坡
- 斜率固定（你再加輸入，斜率也不再變快） → 這就是 SR 限制
初學者一句話：
SR 限制 = 運放輸出“來不及跑”，只能用固定速度爬坡。
C) 輸出擺幅限制：低頻大訊號看削波
步驟
- 把頻率降到 100Hz（避免 SR 干擾）
- 增大輸入直到 Vout 上下端開始切平
- 記錄離電源軌還差多少（headroom）
✅ 答案/判讀
- 你會看到輸出上下端「切平」
- rail-to-rail 也不會真的零 headroom，只是更接近
- 越重負載，越容易提早撞牆
初學者一句話：
削波不是增益不夠，是輸出撞到天花板。
D) 輸入偏移 Vos：Vin=0 但 Vout ≠ 0
步驟
- Vin 接地（Vin=0）
- 設高增益 Acl = 101（Rf=1M、Rin=10k）
- 量 Vout 的 DC（萬用表更穩）
✅ 答案/判讀
- 即使 Vin=0，Vout 仍然不是 0
- 還可能會慢慢漂（時間/溫度/手摸到板子都會變）
初學者一句話：
偏移電壓 Vos 很小，但被高增益放大後就變很大。
❓思考題（5 題）＋標準答案（更初學者版）
題 1：為什麼削波要降頻測更準？
✅ 答：避免先碰到 SR 限制。高頻大擺幅時，你看到的“怪波形”可能是 dv/dt 不夠，不是撞牆。
題 2：為什麼高增益測 Vos 會慢慢漂？
✅ 答：Vos 會漂移（溫度、封裝熱、偏壓漂移），高增益把微小漂移放大到你看得見。
題 3：為什麼 datasheet 的 GBW 不代表你任何增益都能用？
✅ 答：GBW 是近似單極模型指標；真實還受相位裕度、負載、補償與輸出級能力影響。
題 4：rail-to-rail 為什麼不等於零 headroom？
✅ 答:輸出晶體管仍需維持工作條件；貼近電源軌時線性/驅動能力通常會下降。
題 5：理想模型什麼時候最危險？
✅ 答：高速＋大擺幅＋重負載＋高精度 DC 同時來的時候；任何一項非理想都會放大成災難。
🧠 工程結論
理想運放模型是「設計起點」，不是「設計終點」。
你真正要學會的是：
- 先確認你的需求落在「理想近似成立的區域」
- 再用 datasheet 的 GBW、SR、輸出擺幅、輸出電流、CMRR/PSRR、穩定性條件去驗證
- 最後留餘裕：不剛好壓線
