📘 第 98/120 單元 🧲 寄生效應的真實影響Parasitics: L·di/dt, C·dv/dt, R·I

更新 發佈閱讀 10 分鐘

— 在高速與功率模組裡,寄生其實是“隱形電路”,它會在 ns~µs 的瞬間接管行為:尖峰、振鈴、誤判、EMI、ESD 失效、MOSFET 爆炸,很多災難不是你原理圖畫錯,而是你沒把寄生畫進去。


🎯 單元目標

完成本單元後,你將能夠:

• 用三條式子掌握寄生的核心後果:V = L·di/dt、I = C·dv/dt、Vdrop = R·I

• 看懂寄生如何把“局部事件”放大成“系統災難”:地彈、電源彈跳、反射、共模、EMI

• 分辨寄生 L、C、R 分別在現場造成什麼波形特徵

• 建立模組級直覺:寄生不是誤差,而是第二電路(shadow circuit)

• 能用工程手段抑制寄生後果:縮迴路、控邊緣、阻尼、回流連續、去耦與封裝策略


🧭 一、先給一句話總結(超核心)

👉 寄生效應的真實影響就是:在高速瞬態下,微小的 L、C、R 會把 di/dt、dv/dt 轉成巨大的電壓尖峰、電流衝擊與振鈴;這些尖峰會穿越邏輯門檻、抬高地/電源、激發共模輻射,最後把“看似局部的波形問題”升級成“系統級錯誤與可靠度災難”。


🧠 二、寄生三法則:你只要記住這三條就夠用

  1. 電感寄生(L):V = L·di/dt
  2. 電容寄生(C):I = C·dv/dt
  3. 電阻寄生(R):V = R·I(壓降 + 發熱)

高速世界的可怕在於:di/dt、dv/dt 很大。

所以即使 L、C 很小,乘起來也會變成巨大尖峰。


🧲 三、寄生電感 L:尖峰、地彈、電源彈跳的主犯

3.1 你看到的尖峰,常不是“元件”造成,而是 L·di/dt

當電流瞬間改變,寄生電感會用電壓“反抗”你。

ASCII(開關瞬間 + L 造成尖峰)

Vsw ^ /\ <- 尖峰

| ____ / ______ |_/ +------------------> t

ASCII(電流快速變化)

I ^ ____ || |

↑di/dt 大 → V = L·di/dt 大

工程直覺:

👉 你一加快 MOSFET(tr 更短),di/dt 變大,尖峰就突然暴增。

3.2 地彈(Ground Bounce)與電源彈跳(Supply Bounce)

地線與電源線也有寄生電感。

高速瞬態電流流過它們 → 地與電源“不是 0V/固定 V”,會一起跳。

ASCII(地彈:你以為的 GND 在跳)

IC return current --> through Lgnd

GND(real) = GND(ideal) + Lgnd·di/dt

波形直覺:

GND: __/_/_ (在跳)

所以:你的 VIH/VIL 門檻被偷偷改掉

結果:

👉 明明訊號沒變,判斷卻錯了(尤其多位元同時切換 SSN)。


🧯 四、寄生電容 C:串擾、dv/dt 誤觸發、開關損耗的隱形通道

4.1 dv/dt 透過寄生 C 直接“噴電流”

I = C·dv/dt

dv/dt 很大時,寄生 C 會把電流噴到你不想去的地方。

ASCII(dv/dt 透過 C 耦合)

Aggressor (快速跳變) ──|| Cc ── Victim

Aggressor: |‾‾|

Victim: _/_ <- 被耦合出尖峰

工程後果:

• 高阻抗節點(類比、ADC、RESET、EN)特別容易被誤觸發

• MOSFET 的 Miller C(Cgd)會造成“假導通”

4.2 Miller Effect:MOSFET 被 dv/dt 觸發誤開

當 Vds 快速變化,Cgd 把電流灌到 gate,gate 電壓被抬高。

ASCII(Miller 耦合)

Drain dv/dt ──|| Cgd ── Gate Gate: _/_ <- 被抬高,可能跨過 Vth

結果:

👉 半橋最常見災難:高側開關切換 → 低側被 Miller 誘發瞬間導通 → shoot-through。


🪤 五、寄生電阻 R:你以為只是掉壓,其實是“噪聲與熱的放大器”

V = R·I

• 大電流瞬態 → 電源線掉壓

• 共用阻抗 → 形成共用阻抗耦合(common impedance coupling)

ASCII(共用阻抗耦合)

Load A current ---- >---[Rshared]--- GND Load B sensitive ---/

當 A 大電流跳變 → Rshared 上電壓跳 → B 的地參考被拉著跳

👉 你以為是訊號問題,其實是回流共用造成的“地被污染”。


🧠 六、寄生如何把局部事件變系統災難(你要有這張因果鏈)

你可以用一條“寄生災難鏈”理解現場:

ASCII(寄生災難鏈)

快邊緣(tr↓)

→ di/dt↑、dv/dt↑

→ L·di/dt 尖峰 / 地彈

→ C·dv/dt 串擾 / Miller 誤導通

→ R·I 壓降 / 共用阻抗噪聲

→ 門檻被跨越(誤判)

→ 保護被觸發/被擊穿(ESD、鉗位)

→ EMI 暴增(共模輻射)

→ 可靠度下降(潛傷、熱點、老化加速)

工程結論:

👉 高速問題很少“單點”,通常是寄生把多個耦合機制串成一條災難鏈。


🧩 七、你在波形上如何“辨識是哪種寄生在搞你”?(超實務)

  1. 尖峰高度跟邊緣速度高度相關 → 多半是 L·di/dt 或 C·dv/dt
  2. 明顯振鈴頻率固定 → 多半是某個 LC 共振(封裝+走線+負載)
  3. 多個訊號同時切換才出錯 → 多半是地彈/電源彈跳(SSN)
  4. 一插線就壞、一換探棒就壞 → 阻抗改變/傳輸線 + 寄生加入
  5. 高側切換時低側亂動 → Miller + 佈局回流/門極迴路寄生

ASCII(LC 振鈴特徵)

V ^ /_/_/_ <- 週期固定的 ring

|_____/ +---------------> t


🛠️ 八、抑制寄生後果的 7 個工程手段(從最有效開始)

  1. 縮小高 di/dt 迴路面積(開關電流迴路、ESD 回流)
  2. 保持回流路徑連續(不要切割參考平面、避免跨縫)
  3. 控制邊緣速度(串阻、gate resistor、slew-rate control)
  4. 阻尼振鈴(RC snubber、R 串聯/並聯阻尼、選 ESR 合理的電容)
  5. 分離敏感地與功率地,最後單點/低阻抗匯流(避免 Rshared)
  6. 去耦要“近、短、低感”(多顆不同值形成寬頻 PDN)
  7. 防 Miller 誤導通(負 gate bias、Miller clamp、分離 gate return、Kelvin source)

ASCII(縮迴路是王道)

❌ 大证明迴路: ✅ 小迴路:

+----trace----+ +--+ | | | | +----return--+ +--+

小迴路 → 小 L → 小尖峰 → 小 EMI


🔬 SYSTEM 實驗題(98/120)

實驗名稱

寄生效應實測:用“同一顆 MOSFET/同一條線”,分別把 L、C、R 的影響做出可觀測波形(ASCII 強化版)


🎯 實驗目的

  1. 直接在示波器上看見 L·di/dt 尖峰
  2. 看見 C·dv/dt 串擾與 Miller 誘發
  3. 看見 Rshared 造成的地污染(共用阻抗耦合)
  4. 練習用串阻/阻尼/縮迴路把波形救回來


🧰 器材(安全可做)

• 方波源 / MOSFET 開關小電路(低壓 5V~12V 即可)

• 示波器(探棒用短接地彈簧)

• 可換走線/可換線長(用導線替代)

• 電阻(10Ω~100Ω)、小電容(10pF~1nF)

• 一顆電感或用長線當電感(效果更明顯)


實驗 A:L·di/dt 尖峰(用“長回路”對比“短回路”)

  1. 用長線繞一個大迴路(增加 L)
  2. 再把回路縮短、並行走線回流(降低 L)
  3. 量開關節點尖峰

ASCII(回路變大 → 尖峰變大)

大迴路:尖峰高 /\

小迴路:尖峰低 _/_

解析:

尖峰差異主要來自 L 改變,而不是元件改變。

實驗 B:C·dv/dt 串擾(用耦合電容做“可控串擾”)

  1. 用小電容 Cc 把 aggressor(快沿)耦合到 victim
  2. 量 victim 上的尖峰
  3. 加串阻/加對地電容,看尖峰如何被抑制

ASCII(串擾尖峰)

Aggressor: |‾‾|

Victim: _/_ -> 加 RC 後變 _/‾_

解析:

I = Cc·dv/dt,dv/dt 越快尖峰越大。

實驗 C:Rshared(共用阻抗耦合)

  1. 讓大電流負載與敏感線共用同一段地回流
  2. 量敏感點的“地”是否跳動
  3. 改成分離回流(星狀/單點匯流)再比

ASCII(共用地的悲劇)

負載跳變 -> Rshared 上 V = R·I 跳 -> 敏感地也跟著跳

解析:

你以為是訊號錯,實際上是地參考被污染。


🧠 本單元總結

🧲 寄生不是誤差,是另一套電路:在高速瞬態下,L 把 di/dt 變尖峰,C 把 dv/dt 變串擾與誤觸發,R 把大電流變成地污染與發熱;你能把這三個影響在波形上辨識出來,就能把高速問題從“玄學”變“可控工程”。


 

留言
avatar-img
강신호(姜信號 / Kang Signal)的沙龍
22會員
314內容數
「강신호(姜信號 / Kang Signal)」聚焦電信、網路與 AI 電子核心技術,解析 5G/6G、衛星通訊、訊號處理與產業趨勢,以工程視角輸出可落地的專業洞見,打造強信號的未來。
2026/02/09
高速電路的問題常非線性惡化,而是在跨過臨界點後突然爆發。當上升時間變短、走線變長,寄生、反射、回流破裂與共振會被同時激發,導致誤判、EMI 或失效。工程關鍵在於辨識臨界門檻、提早把走線當傳輸線設計,並預留足夠裕量,避免系統掉入失控區。
2026/02/09
高速電路的問題常非線性惡化,而是在跨過臨界點後突然爆發。當上升時間變短、走線變長,寄生、反射、回流破裂與共振會被同時激發,導致誤判、EMI 或失效。工程關鍵在於辨識臨界門檻、提早把走線當傳輸線設計,並預留足夠裕量,避免系統掉入失控區。
2026/02/09
「跨層級的能量管理」。從元件物理、電路行為、佈線寄生、熱與封裝,到系統環境與可靠度,必須在同一張模組地圖中被約束。設計重點在最壞情境下,電壓、電流、熱、瞬態與保護都不失控,並透過量測與驗證形成閉環,確保模組能長期穩定運作。
2026/02/09
「跨層級的能量管理」。從元件物理、電路行為、佈線寄生、熱與封裝,到系統環境與可靠度,必須在同一張模組地圖中被約束。設計重點在最壞情境下,電壓、電流、熱、瞬態與保護都不失控,並透過量測與驗證形成閉環,確保模組能長期穩定運作。
2026/02/09
ESD 是 ns 級高壓高電流脈衝,常造成潛傷並在老化後變成間歇性故障;防護關鍵在於快速導走電流、有效箝位電壓,並以正確的接地、回流路徑與佈線,讓能量不進入 IC 核心區。
2026/02/09
ESD 是 ns 級高壓高電流脈衝,常造成潛傷並在老化後變成間歇性故障;防護關鍵在於快速導走電流、有效箝位電壓,並以正確的接地、回流路徑與佈線,讓能量不進入 IC 核心區。
看更多