📘 114-2 半導體製程 Week 3|Wafer Preparation

更新 發佈閱讀 11 分鐘

主題:晶圓前段準備=良率第一戰場——把「原料晶圓」變成能進 Fab 的「可光刻、可薄膜、可熱製程」的基底:厚度/平坦度/形狀/表面狀態/污染全部要可控。


🎯 1) Week 3 學習目標(你本週要練成的能力)

  • 能看懂晶圓規格表上的幾何指標:TTV、bow、warp、global flatness / site flatness(如 GBIR、SFQR),並知道它們會怎麼影響 litho 聚焦與 overlay。
  • 能用工程語言解釋 Wafer Prep 的 4 大 KPI:
    1. 平坦度/厚度一致性(litho 能不能對焦、膜厚能不能均勻)
    2. 表面粗糙與損傷層(氧化/沉積界面品質、漏電尾巴)
    3. 清洗與汙染控制(particles / metals / organics)
    4. 表面化學狀態(hydrophilic/hydrophobic、是否有 native oxide)
  • 能把「清洗流程」講清楚:RCA clean 的核心步驟(SC-1 / SC-2 / HF strip 可選)與各自針對的污染類型。
  • 本週目標:你要能回答一句話:
    為什麼 Wafer Preparation 做不好,後面 Litho/Etch/Implant 再強也救不回良率?

🗺️ 2) Week 3 觀念地圖(把 Wafer Preparation 放回大流程)

你要把 Wafer Preparation 看成「所有後段製程的地基工程」:

  • 如果晶圓不平(shape/flatness 不好)→ litho focus window 變窄 → CD/overlay 尾巴變長 → 良率掉
  • 如果表面有污染 → 薄膜附著/界面缺陷變多 → leakage / breakdown 尾巴變長 → 良率掉
  • 如果表面損傷層沒處理好 → 熱製程與氧化界面變差 → 可靠度變差

🧠 3) 高分 NOTE:Wafer Preparation 的四大模組(你要像工程師一樣描述)

3.1 幾何(Geometry):厚度、平坦度、形狀

這一段的核心不是背名詞,而是理解「測量基準」與「後果」。

  • TTV(Total Thickness Variation):厚度不均;會影響拋光/沉積均勻與對焦一致性
  • Bow / Warp:晶圓整體彎曲/翹曲(shape);會影響 stepper/scan 的對焦與夾持
  • Global / Site flatness(全域/區域平坦度):litho 其實關心的是「每個曝光區域」是否夠平
    • 例如常見的 site flatness 指標 SFQR、global 指標如 GBIR 等,都是用表面高度圖相對參考平面來計算。

你要能講出這句高分句型:

同一片晶圓可能 global 看起來還行,但 site flatness 很差,曝光區域仍然失焦。(這就是為什麼規格會同時列 global 與 site 類指標)


3.2 表面品質(Surface):粗糙度、損傷層、界面

Wafer 前段常見加工(切割、研磨、拋光)會留下:

  • 微裂紋/損傷層(subsurface damage)
  • 表面粗糙度(roughness)
  • 這些會在後面放大成:
    • 氧化/沉積界面缺陷 ↑
    • 電性變異 ↑(leakage/breakdown tail)
    • CMP / litho 更難穩定

你需要把觀念記成「工程因果鏈」:

機械加工損傷 → 界面態/缺陷 → 漏電與可靠度尾巴


3.3 清洗(Cleaning):RCA clean 的本質與目的

RCA clean 是製程中很經典的清洗組合,用來在高溫製程前移除污染,基本概念是依序處理 有機/顆粒金屬離子,並可能包含 HF 去氧化(視需求)。

你要會用「對應污染」講流程(不要背配方也能高分):

  • SC-1(鹼性過氧化物系統):主要針對 有機污染與顆粒(particle/organic removal)
  • (可選)HF strip / oxide strip:去除薄氧化層(也會改變表面狀態),但若純度與容器不夠潔淨,可能引入再汙染風險
  • SC-2(酸性過氧化物系統):主要針對 金屬/離子污染(ionic/metal removal)
  • 乾燥/漂洗若不良,仍可能「最後一哩」再汙染(顆粒、有機物)

進階但很實用的觀念:

  • HF-Last 常用來得到「氧化層去除、氫終端、較疏水」的表面狀態(是否需要看後續要做什麼薄膜/氧化而定)。

3.4 表面化學狀態(Surface chemistry):這是 litho/薄膜附著的隱形關鍵

你要把表面狀態分成兩類直覺:

  • Hydrophilic(親水)表面:通常有薄氧化或 OH 終端,對某些濕製程/附著有利
  • Hydrophobic(疏水)表面:例如 HF-last 造成的氫終端表面(短時間內很乾淨但也更敏感)

高分句型:

同樣叫「乾淨」,親水/疏水表面對光阻塗佈、薄膜成核、再氧化行為的結果不同。


🧩 4) 本週必背流程(用 Unicode 串起來,可直接背)

Wafer Preparation(晶圓前段準備)=「幾何」+「表面」+「清潔」+「表面化學」1) Wafer geometry(厚度/平坦/形狀)   - TTV / global flatness / site flatness(如 SFQR/ bow / warp  → Litho focus & overlay 風險  :contentReference[oaicite:12]{index=12}2) Surface finishing(表面加工與損傷控制)   - 研磨/拋光 → 粗糙度 & 損傷層 → 界面缺陷 & 漏電尾巴3) Cleaning(清洗)   - SC-1(有機/顆粒)→(可選 HF strip)→ SC-2(金屬離子)→ rinse/dry  :contentReference[oaicite:13]{index=13}   -(可選)HF-last → 氫終端/疏水表面(依後續製程需求) :contentReference[oaicite:14]{index=14}4) 結果回扣   - 更寬的 litho process window   - 更穩的薄膜/氧化界面   - 更短的 leakage/breakdown 尾巴

⚠️ 5) 缺陷 / 良率(本週必會的「風險語言」)

你要能把風險分類成「會造成哪種失效」:

  • Particles(顆粒):造成局部遮蔽/短路/斷路/蝕刻異常 → 直接良率殺手
  • Metals(金屬汙染):深能階、漏電、可靠度下降 → 變成尾巴問題
  • Organics(有機汙染):薄膜附著差、介面品質差 → 後面熱製程放大
  • Geometry out of spec(TTV/bow/warp):曝光失焦/overlay 不穩 → CD/overlay 分佈拉寬
    (其中 RCA clean 的步驟設計本質,就是針對有機/顆粒與金屬離子做分工處理)

✅ 6) 考點速記(期中高分必背 10 條)

  1. Wafer Preparation 是良率第一戰場:後段再強也補不回「地基問題」。
  2. TTV / bow / warp / global-site flatness 是 litho process window 的前置條件。
  3. 量測幾何要注意「參考平面」與「global vs site」的差異。
  4. 顆粒會造成 open/short/遮蔽,是最直接的良率殺手。
  5. 金屬汙染會造成漏電與可靠度尾巴,是「晚爆型」風險。
  6. RCA clean 的分工:SC-1 主攻有機/顆粒;SC-2 主攻金屬/離子。
  7. HF strip 可去氧化,但也帶來表面敏感與再汙染風險。
  8. HF-last 可形成氫終端、疏水表面狀態(是否採用取決於後續製程)。
  9. 研磨/拋光造成的損傷層會在界面缺陷與漏電上被放大。
  10. 本週所有指標最後都回扣:litho(CD/overlay/focus)+薄膜界面+良率尾巴。

🧠 7) 學習紀錄(我建議你用「三問法」寫進房間)

你每次複習本週內容,只問 3 件事,速度最快、效果最好:

  1. 這個指標/步驟是在解決什麼問題?(例如:TTV 是為了對焦一致)
  2. 它的關鍵控制參數是什麼?(例如:清洗的化學分工、漂洗乾燥的再汙染)
  3. 如果失控,會在後段哪裡爆炸?(litho、界面漏電、可靠度尾巴)

🧠 8) 反思與檢討(讓你越讀越像製程工程師)

我這週做得好的地方

  • 我把 Wafer Prep 當成「litho 與界面品質的前置條件」,而不是只是研磨拋光與清洗名詞。
  • 我開始用「尾巴思維」看問題:不是平均值好就好,而是 極端區域/局部缺陷會殺良率。

我需要補強的地方(下週前要補)

  1. 幾何指標容易混(TTV、bow、warp、global/site flatness)
    • 改法:我把它們用一句話固定下來: TTV=厚度差 bow/warp=形狀翹曲 site flatness=曝光區域內是否夠平(litho 真正在意)
  2. 清洗我容易背流程但忘記「對應污染」
    • 改法:強制用「污染→步驟」來記: 有機/顆粒→SC-1 金屬/離子→SC-2
  3. 表面化學狀態(親水/疏水)我還缺直覺
    • 改法:每次看到 HF-last 就提醒自己:表面變「更敏感」,對後續薄膜/氧化的要求更高。

下週(Chemicals & Contamination)我帶著 3 個問題去上課

  1. UPW、化學品等級、管線材質,會怎麼導致金屬/有機再汙染?
  2. Cleanroom 的監控指標如何對應 particles 與良率?
  3. 什麼污染是「立刻殺良率」?什麼是「尾巴慢慢殺」?
留言
avatar-img
「2060AIHANS 애한스|頂大修課紀錄研究室」
0會員
49內容數
「2060AIHANS 애한스|修課紀錄研究室」專門紀錄我在大學修課的學習軌跡:每堂課重點推導、作業解題、實驗量測、除錯筆記與延伸閱讀,皆以工程化方式整理成可複用模板。目標是讓知識可追溯、能力可量化,並把課堂收穫轉化為可長期複利的技術資產。
2026/03/01
Device Tech 聚焦「元件結構→電性→製程旋鈕」的對應。從 MOSCAP 的累積/耗盡/反轉與 C–V 建立界面直覺,再連到 MOSFET 的 Vt、Idsat、Ioff、Ig 與短通道效應,學會用量產語言(WAT/GOI)判讀製程漂移與可靠度風險,為後續 FEOL 製程流程打地基。
2026/03/01
Device Tech 聚焦「元件結構→電性→製程旋鈕」的對應。從 MOSCAP 的累積/耗盡/反轉與 C–V 建立界面直覺,再連到 MOSFET 的 Vt、Idsat、Ioff、Ig 與短通道效應,學會用量產語言(WAT/GOI)判讀製程漂移與可靠度風險,為後續 FEOL 製程流程打地基。
2026/03/01
W1 聚焦「晶圓到晶片」的起點:半導體材料。從 Si 晶體結構、晶向與純度出發,理解缺陷密度與界面態如何影響摻雜、電阻率、遷移率與漏電,並把材料特性對應到後續熱製程、沉積、光刻、蝕刻、佈植等步驟,最終連回元件電性與良率風險。
2026/03/01
W1 聚焦「晶圓到晶片」的起點:半導體材料。從 Si 晶體結構、晶向與純度出發,理解缺陷密度與界面態如何影響摻雜、電阻率、遷移率與漏電,並把材料特性對應到後續熱製程、沉積、光刻、蝕刻、佈植等步驟,最終連回元件電性與良率風險。
2026/02/28
114學年度下學期《半導體製程 Semiconductor Processing》以晶圓到晶片為主線,涵蓋材料與元件技術、晶圓準備、化學品/汙染控制、氣體系統、平面FET流程、熱氧化、介電層沉積、金屬化、光刻、蝕刻、離子佈植與CMP,並配合期中、期末評量,建立製程直覺與良率觀念。
2026/02/28
114學年度下學期《半導體製程 Semiconductor Processing》以晶圓到晶片為主線,涵蓋材料與元件技術、晶圓準備、化學品/汙染控制、氣體系統、平面FET流程、熱氧化、介電層沉積、金屬化、光刻、蝕刻、離子佈植與CMP,並配合期中、期末評量,建立製程直覺與良率觀念。
看更多