— 運放不是「神奇放大器」，而是一套：多級放大 + 偏壓系統 + 補償網路 + 輸出驅動 的完整機器
🎯 單元目標（你學完會做到什麼）
你將能夠：
- 用工程視角拆解運放典型架構：輸入級 → 增益級 → 補償 → 輸出級
- 直覺理解：為什麼運放一定要補償（不補償回授下會震）
- 把 datasheet 參數（GBW、SR、offset、CMRR、PSRR、輸出擺幅）對回內部電路來源
- 建立「選運放」直覺：你知道你是在選哪個內部限制
🧭 0. 初學者先讀：運放像一台「自動糾錯引擎」，但它不是無限強
很多初學者以為運放是：「輸入差多少，就輸出放大多少」。工程師的版本是：
- 內部先把開迴路增益 A 做到超級大（但天生不穩、參數會飄）
- 再靠補償把它變成回授下可用、可量產的系統
- 最後由輸出級供能，讓它真的能推動負載
一句話：
👉 運放＝「高增益引擎」＋「穩定化（補償）」＋「能量輸出（驅動）」。
🧭 1. 超核心一句話（先釘腦袋）
👉 運放的本質：把開迴路增益拉到極大，再用補償塑形成“可回授、可量產”的單極系統。
你前面 59～63（Bode/相位裕度）其實就是在解釋：為什麼運放必須長這樣。
🧠 2. 運放內部的「四大模組」總覽（工程拆解）
典型電壓回授運放可拆成四塊：
- 輸入差動級（Diff Input）
- 電壓增益級（VAS / High gain stage）
- 補償網路（Compensation，常見 Miller Cc）
- 輸出級（Push-pull / class AB）
ASCII 全貌：
┌──────────────┐ ┌─────────────┐ ┌─────────┐ ┌───────────┐
Vin+ ─► 差動輸入級 ├──► 電壓增益級 ├──► 補償網路 ├──► 輸出級/驅動 ├──► Vout
Vin- ─► (Diff Pair) │ │ (High gain) │ │ (Cc etc)│ │ (Push-Pull)│
└──────────────┘ └─────────────┘ └─────────┘ └───────────┘
▲ ▲ ▲ ▲
偏壓尾電流 高阻抗節點 形成主極點 輸出電流能力
🧠 3. 四大模組各自「到底負責什麼」
3.1 輸入差動級：負責「感測誤差」＋決定輸入特性
它把 Vin+−Vin− 變成電流差（gm 世界），決定：
- 輸入 offset / 漂移
- 輸入偏壓電流（BJT 較大、MOS 較小）
- 雜訊
- 共模範圍、CMRR 的底盤
直覺：
👉 輸入級像「誤差感測器」。它定了運放的“敏感度”與“乾淨程度”。
3.2 電壓增益級（VAS）：把小誤差放到超大 A
真正把 A 拉爆的是 VAS：
- 有 高輸出阻抗節點（ro 大）→ 增益大 ~ gm·ro
- 但也因此 最怕寄生電容 → 極點多、相位落後快
直覺：
👉 高增益來自高阻抗節點；高阻抗節點也最容易讓相位崩掉。
3.3 補償網路：把多極系統塑成「像單極」才能回授穩
運放內部天然很多極點（輸入級/增益級/輸出級/封裝/負載）。
如果不補償，回授下常會在某頻率變成正回授 → 震盪。
最典型：Miller 補償 Cc（跨在增益級前後）
node1 o----[ 增益級 ]----o node2
└--------|| Cc -------┘
工程效果（直覺版）：
- 拉出一個很低的主極點（dominant pole）
- 讓 0 dB 交越時「看起來像單極」→ PM 變大 → 穩
一句話：
👉 補償不是讓運放更強，是讓運放“可用”。
3.4 輸出級：把電壓變成「能推負載的能量」
輸出級通常推拉（class AB）負責：
- 輸出電流 source/sink
- 輸出阻抗低
- 輸出擺幅（離電源軌有多近）
- 大訊號暫態能力（常跟 SR、輸出電流限制一起影響波形）
直覺：
👉 很多你以為是「穩定性」的怪波形，其實是 輸出級推不動（電流不足 / SR 限制）。
🧠 4. 把 datasheet 參數「對回內部來源」（選運放的關鍵）
4.1 GBW 從哪來？
主要由 補償（Cc）+ 內部 gm/偏壓資源決定。
直覺：👉 GBW 是運放「可用速度資源」。
4.2 Slew Rate SR 從哪來？
最常見直覺：
👉 SR ≈ I / Cc
- 偏壓電流 I 越大 → SR 越高
- 補償電容 Cc 越大 → SR 越低（但更穩）
4.3 輸入 offset / 漂移
差動對不匹配、溫度梯度、偏壓不對稱。
4.4 CMRR / PSRR
差動對對稱性、電流源品質、電源雜訊耦合到高阻抗節點的程度。
4.5 輸出擺幅 / 輸出電流
輸出級拓撲是否 rail-to-rail、上/下管的 headroom、晶體管尺寸與限流設計。
🧠 5. 工程直覺：為什麼 A 超大還是會失真？
回授要救你，需要同時滿足：
- 仍在可用頻帶內（Aβ 夠大）
- 沒撞到物理限制（擺幅、輸出電流、slew rate）
一旦你：
- 負載太重
- dv/dt 要求太快
- 輸出撞牆
回授也救不了 → 失真直接露出來。
🧾 6. 一句話記住本單元
👉 輸入級感測誤差、增益級把誤差放大到很大、補償讓回授下穩定可用、輸出級提供能量推負載。
🔬 電子學實驗題（64/120）
實驗名稱
從外部行為反推運放內部限制：量測 GBW、slew rate、輸出擺幅、推負載能力（實務版）
🎯 實驗目的（初學者版）
你要用「外部量測」看到內部四件事：
- GBW：速度資源（增益越高，頻寬越低）
- SR：大訊號 dv/dt 的上限（波形變斜坡）
- 擺幅：靠近電源軌會切平（headroom）
- 驅動：負載變重時 Vout 下沉/失真（輸出級限制）
🔧 接線（非反相放大器，方便測頻寬）
Rf
Vout o----------/\/\/\--------.
|
( - )
Vin o-------------------------( + )----[ Op-Amp ]----o Vout
|
Rin
|
GND
Acl ≈ 1 + Rf/Rin
✅ 實驗步驟（重新編排、好做版）+ 解答
A) 用兩個閉迴路增益量測頻寬（反推 GBW）
做法
- 設 Acl=2（Rf=10k、Rin=10k）
- 小正弦（避免失真），掃頻找 -3 dB 頻寬 f₋₃dB
- 改 Acl=11（Rf=100k、Rin=10k）重做
- 比較 Acl 與頻寬
你應該看到的解答
- Acl 變大 → 頻寬明顯變小
- 兩者大致滿足：Acl × BW ≈ 常數（≈ GBW）
直覺：👉 你是在「分配同一份速度資源」。
B) 量測 Slew Rate（看見 I/Cc 上限）
做法
- 方波輸入（先 10 kHz），逐步加輸出需求（幅度/頻率）
- 在示波器量輸出邊沿斜率 dv/dt
- 找到「斜率不再增加」的區域
你應該看到的解答
- 小訊號時邊沿像“很快的跳”
- 進入 SR 限制後邊沿會變成「固定斜率的斜坡」
- 頻率/幅度再加，斜率仍卡住
直覺：👉 內部補償電容充放電電流有限 → dv/dt 有上限。
C) 觀察輸出擺幅限制（是否 rail-to-rail）
做法
- 低頻正弦或慢慢提高 DC/振幅
- 直到 Vout 上下端開始切平
- 記錄離電源軌還差多少
你應該看到的解答
- 非 rail-to-rail：離電源軌會留一段明顯 headroom 才切平
- rail-to-rail：更接近電源軌，但仍非完全貼軌
直覺：👉 輸出晶體管需要工作裕量（VCE/VDS）。
D) 推負載能力：換 RL 看 Vout 下沉與失真
做法
- 固定 Vin、頻率
- RL=10k 測一次 Vout
- 改 RL=1k 再測（注意輸出電流限制）
- 看 Vout 是否下降/失真是否增加
你應該看到的解答
- RL 變小（更重負載）→ Vout 更容易下沉、失真更早出現
- 若接近限流，波形會更扁或邊沿更慢
直覺：👉 輸出級才是能量供應者，推不動回授也補不回來。
❓思考題（5 題）＋解答
- 為何要多級放大？
→ 單級很難同時做到超高 DC 增益、可推負載、擺幅與低雜訊，多級分工更可行。 - 為何 Cc 同時影響穩定與 SR？
→ Cc 大：PM ↑ 更穩；但充放電電荷更多，固定電流下 dv/dt ↓，SR 下降。 - 你量到的 GBW 代表什麼？
→ 代表「補償塑形後」的速度資源，不是某一顆元件的單一參數。 - 為何擺幅限制常被誤判成穩定性？
→ 削波/切平會讓波形怪，看起來像震；但真正震盪有固定頻率振動、且對負載/補償敏感。 - 要驅動大電容負載最該看什麼？
→ datasheet 的 capacitive load stability、輸出電流能力、GBW/相位裕度、以及 SR。
🧠 工程結論
運放能成為萬用積木，不是因為它完美，而是因為它把：
超高開迴路增益（可修正）＋補償塑形（可穩定）＋輸出供能（可驅動）
整合成一顆可回授、可量產、可工程化使用的系統。
