先進製程 : 用奈米數表示IC的生產技術等級(Technology Node),
業界稱7奈米以下的為先進製程
先進封裝 : 將 CPU、GPU、DRAM等IC利用3D堆疊進行封裝成一顆晶片■半導體元件分類
半導體封裝針對各式元件需求,有著不同的封裝型式; 因此 , 在探討封裝前
先釐清半導體元件主類如下圖
============================================
IC先進製程 ( 7奈米以下的IC製程 )
============================================
●晶片尺寸定義
●IC先進製程定義
用奈米數表示IC的生產技術等級(Technology Node),
業界稱7奈米以下的為先進製程,其定義如下圖
https://www.mdpi.com/2076-3417/10/8/2979/pdf?version=1587811161
●三大晶片結構 : FD_SOI , FinFET , GAAFET
1.FD-SOI (完全空乏型矽絕緣層金氧半電晶體 ) : 以 GF(格羅方德)為主
2.FinFET (鰭式場效電晶體) : 以 台積電(TSMC) , IBM , Intel 為主
3.GAAFET (閘極環繞場效應電晶體) : 以台積電(TSMC) ,三星為主
https://www.nature.com/articles/srep00475
●GAA-MOSFET製程圖例
(a) VGAA-MOSFET 的典型製程示意圖。 VGAA-MOSFET 的典型結構，包含
(b) 單柱通道和 (c) 源極（或漏極）金屬電極和多柱溝道。
隔離層未顯示在（b）和（c）中。
https://www.sciencedirect.com/science/article/pii/S1369800121003929
【永不妥協-實驗室的挑戰故事】# 科技小尖兵 片段（鰭式電晶體）
【視頻】Technology Size Comparison 3D Animation
==============================================
IC先進封裝
==============================================
●先進封裝
指的是將Die(裸晶) 進行立體堆疊封裝(整合)其目的及作法
1.裸晶堆疊的目的在縮短電路、減少能耗、所小體積,滿足高速處理資料的需求
2.裸晶間的互連：藉由裸晶間的垂直連接,再經鑽孔島通電路。
3.因裸晶間不同物理特性, 可區分為
(1)同質封裝整合(堆疊)
(2)異質封裝整合(堆疊) : 如 CoWoS
4.堆疊型態：
(1)晶圓到晶圓 (W2W) 連接製程（晶圓可以重構，例如 rW2rW 或 W2rW）
例如 : TESLA DoJo2 超級電腦晶片就是採用 TSMC 的InFo-SoW 先進
的 W2W 封裝技術
(2)裸晶到晶圓 (D2W) 連接製程（晶圓可以重構，即 D2rW）
(3)裸晶 – 裸晶 (D2D) 連接製程
【視頻】為何晶圓鍵合(W2W)是半導體的未來
【視頻】Discover: die-to-wafer hybrid bonding
經由CoWoS, InFO ,SoIC 等先進封裝技術,即可將CPU、GPU、
DRAM等堆疊在同一顆晶片(Chip)上。至於要採用2.5D 或3D封裝端看客戶需求而定。
博通採用混合鍵合技術，將較小的加速器晶片堆疊在較大的晶片上，以實現連接和儲存。
通常，這些晶片會以相同的方向堆疊在一起，也稱為面對背 (F2B)，然後再鍵合在一起。
晶片之間透過矽通孔 (TSV) 進行通信，TSV 充當 3D 堆疊內的電梯井，在它們之間傳輸
電力、信號和數據。 F2B(面對背)與 F2F(面對面) 3D封裝差異如下圖。
●台積電的 CoWoS 先進封裝 = CoW+WoS ,或稱異質性封裝
1.封裝原理
CoW (Chip-on-Wafer): 指的是將晶片堆疊起來的技術，在矽晶圓上堆疊晶片，
並透過微凸塊（micro bump）和矽穿孔（TSV）等技術連接，實現晶片間的訊號
傳輸。
WoS (Wafer-on-Substrate): 指的是將堆疊好的晶片封裝到基板上，基板上會進行
切割、封裝等工序，將晶片固定在基板上，並與外部連接。
2. 適用於高速傳輸設計, 例如輝達(NVIDIA),賽靈思(Xilinx)FPGA就是採取這種設計。
● InFO 封裝技術
1.封裝原理
InFO 整合型扇出(InFO)特點就是整合扇出封裝技術(Fan-out)製程，
也就是說晶片下方以外的地區，可以增加更多的Pin數量，同時在基板上面
可以堆疊更多不同的晶片，且中間無需有Interposer，也因此成本下降20~30%，
同時散熱效能也會更高。此外，不同於CoWoS製程，InFO因為線路較為簡單，
可以將多餘的空間提供給RF晶片
- 適用於射頻(RF)類型 : 例如蘋果(Apple)的iPhone 7採用InFO製程。
即便該技術的散熱量和速度不及CoWoS，但本身便宜、散熱佳又支援
RF技術，仍舊非常吸引廠商採納。例如 Apple手機
●SoC 封裝
1.封裝原理
運用TSV(Through Silicon Via)和晶圓(Chip-on-wafer)接合製程, 來支援多晶片的
堆疊，並提供無突起(Bumpless)接合結構，以實現更佳的效能。
- SoC 適用於雲端和資料中心的應用。
■台積電的3DFabric先進封裝平台(聯盟)
台積電(tsmc) 已構建完成以3DFabric為核心的先進封裝平台(聯盟)，如下圖
包括TSMC-SoIC、CoWoS、InFO、TSMC-SoW四大平台。
【視頻】「3D-IC先進封裝技術」
【視頻】Why The World Relies On ASML For Machines That Print Chips
【視頻】「異質整合」如何實現AI時代最搶手的先進封裝技術 ft. 盧超群
【視頻】1 Packaging Process Technology TSMC and Intel, CoWoS, EMIB,
Foveros and Chiplets
【TIPS】日本爽賣IC製造耗材,惦惦吃三碗公
【TIPS】英文所寫名詞
SOS = Silicon on Sapphire, 藍寶石上覆矽
SOI = Silicon On Insulator絕緣體上覆矽
MOS-FET = Metal Oxide Semiconductor Field Effect Transistor 簡稱 MOS
金屬－氧化物(絕緣體)－半導體場效電晶體(金-氧-半導電晶體)
FD-SOI = Fully Depleted Silicon-on-Insulator全空乏絕緣上覆矽
FinFET = Fin Field-Effect Transistor鰭式場效電晶體
TSV = Through-silicon Vias 矽穿孔
CoWoS = Chip on Wafer on Substrate 基板上晶圓上封裝
InFO = Integrated Fan-Out 整合扇出型封裝
SoC = System on Chip 系統單晶片封裝
WoW = Wafer on Wafer 多晶圓堆疊封裝
PoP = Package on Pakage 疊層封裝
WLP = Wafer-Level Package 晶圓級封裝
SiP = System in Package 系統級封裝
AiP = Antenna in Package 整合天線模組
HBM = High Bandwidth Memory 高頻寬記憶體
MCM = Multi-Chip-Module 多晶片模組
MCP = Multi-Chip-Package 多晶片封裝
圖表來源 : 永豐金證券
