— 而是：單級放大器同時滿足增益、擺幅、頻寬、輸入/輸出阻抗與驅動能力，幾乎做不到
🎯 單元目標（你學完會做到什麼）
完成本單元後，你將能夠：
- 理解「為什麼單級放大器常常不夠」的真實工程原因
- 用系統直覺看懂多級放大器的分工：輸入級、增益級、輸出級、補償/緩衝
- 知道多級的代價：頻寬降低、相位延遲變多、穩定性更難
- 把多級放大器連到實務：Op-Amp、LNA+Buffer、TIA、Sensor front-end、ADC driver
🧭 0. 初學者先讀：為什麼「多級」不是浪費？
你剛學單級（第 55 單元）會覺得：「既然共源可以放大，那為什麼不把它做大一點就好？」
工程師會說：因為你不是只要“放大”，你還要同時滿足很多互相打架的條件。
你想要的常常是：
- ✅ 很大增益（看得清楚）
- ✅ 足夠擺幅（不削波）
- ✅ 很寬頻（反應快）
- ✅ 高 Rin（不吃訊號源）
- ✅ 低 Rout（推得動負載）
- ✅ 又要低雜訊、低功耗、還要穩定不震盪
這些在單級上幾乎很難同時做到。
所以多級放大器不是「把事情變複雜」
而是「把互相衝突的需求拆開做，最後再合起來」。
🧭 一、超核心一句話（本單元釘在腦裡）
👉 多級放大器的本質是「分工」：把不同工程需求拆給不同級來做，最後組合成一個能量產、能穩定、能驅動的放大系統。
🧠 二、為什麼單級不夠？（工程師真正卡住的 6 件事）
你在第 55 單元知道單級會有增益，但工程現場通常會撞到 6 面牆：
2.1 你要更大增益，但單級的 gm·ro 不夠
單級增益受限於：
- gm 能拉多大（受偏壓電流、尺寸、功耗限制）
- ro 能有多大（受短通道效應、VDS、製程限制）
👉 很多製程下，單級做到幾十倍～上百倍就開始吃力。
但系統可能需要 60dB、80dB、100dB（上千～上萬倍）。
所以必須 級聯。
2.2 你要大增益，但輸出擺幅會撞牆
增益越大，同樣輸入的輸出擺幅越大，越容易撞到：
- 上限（靠近 VDD）
- 下限（靠近 GND）
造成削波失真。
✅ 多級的策略是：
👉 每級只放大一部分，讓每級的擺幅壓力變小，整體比較不會爆。
2.3 你要高 Rin、低雜訊，但又要高增益
輸入級想要：
- 高 Rin（不吃訊號源）
- 低雜訊（尤其 1/f）
- 高共模抑制（差動）
但「最適合低雜訊、高 Rin」的工作點，常常不是「最適合最大增益」的工作點。
✅ 所以要拆級：
- 輸入級做「乾淨、穩、好接」
- 後級做「大增益」
2.4 你要推負載（低 Rout / 大電流），但增益級不適合當輸出級
增益級通常：
- 輸出阻抗高
- 驅動電流小
若直接去推：
- 大電容（ADC sampling cap）
- 長走線/外部負載
就會造成：
- 邊沿慢、頻寬掉
- 相位延遲增加、穩定性變差
✅ 所以要「輸出級」來出力。
2.5 你要更寬頻，但大增益會引發 Miller，頻寬反而縮
單級增益大 → Miller 更強 → 輸入等效電容變大 → 頻寬下降。
✅ 多級的做法是：
👉 把「高增益」放到更適合的位置，並用補償控制相位與極點。
2.6 你需要回授與穩定性，但多級帶來更多極點
多級的代價：
- 極點增加
- 相位落後變多
- 容易震盪
✅ 所以多級幾乎必談：
👉 補償（Compensation）
（你後面 59～63 單元會把 Bode / 相位裕度收束成完整工具）
🧠 三、多級放大器的典型分工（工程師腦中長這樣）
把多級想成「四段工作鏈」：
[輸入級] → [增益級] → [輸出級] → [補償/保穩]
乾淨 放大 出力 不震盪
3.1 輸入級（Input stage）
目標：
- 高 Rin（不吃前級）
- 低雜訊（尤其低頻）
- 抗共模干擾（差動）
常見：MOS/BJT 差動對。
3.2 增益級（Gain stage）
目標：
- 提供主要電壓增益（最大化 gm·ro）
- 顧及擺幅與工作點
常見：共源/共射 + 主動負載（提升 ro）。
3.3 輸出級（Output stage）
目標：
- 低 Rout
- 能推大電容/外部負載
- 提供足夠擺幅
常見：source follower、emitter follower、class-AB push-pull。
3.4 補償（Compensation）
目標：
- 把多極系統整理成「可預測、可穩定」的相位行為
常見：Miller compensation
用電容把主極點拉低，讓系統先像「單極」那樣好控。
🧠 四、多級的增益怎麼疊？頻寬怎麼付代價？
4.1 增益疊加：相乘（這很爽）
- 兩級：Av_total = Av1 · Av2
- 三級：Av_total = Av1 · Av2 · Av3
例：每級 20 倍
- 兩級 → 400 倍
- 三級 → 8000 倍
4.2 但頻寬不是這麼爽：極點會增加（這很痛）
每級通常都會帶一個主要極點（Rout·Cout）。
級數越多：
- 極點越多
- 相位掉得越快
- 越容易震盪
👉 所以多級 = 必須談穩定性（補償 + 回授）
🧠 五、高科技實務：你在晶片上看到的多級其實都在做同一件事
✅ 運放（Op-Amp）
- 1級：差動輸入（低噪/高 Rin）
- 2級：大增益（gm·ro）
- 輸出級：推負載
- 補償：保穩
✅ ADC driver
- 前級：放大/濾波
- 後級：強推 sampling cap（低 Rout + 大瞬間電流）
✅ TIA（光電二極體）
- 第一級：把電流變電壓（低 Rin、寬頻）
- 後級：再放大到可用範圍
- 補償：避免高頻振鈴
✅ RF receiver baseband
- LNA 後：buffer + VGA（可變增益）
- 每級在不同雜訊/線性/功耗點上取捨
🧾 六、一句話記住本單元（收束）
👉 單級無法同時滿足：大增益、足夠擺幅、寬頻、低噪、高 Rin、低 Rout、又要穩定。
多級就是把需求拆開分工，但代價是：極點變多、相位更複雜，因此必須靠補償保穩。
🔬 電子學實驗題（56/120）
實驗：兩級放大器分工觀察
第一級增益、第二級緩衝，對負載與頻寬的影響（實務版）
🎯 實驗目的（初學者版）
你要用實作看到「分工」的好處：
- 做出「增益級 + buffer 級」兩級架構
- 比較：
- 只有第一級直接推負載
- 加第二級 buffer 後再推負載
- 觀察多級副作用：節點增多後，頻寬/相位行為開始變複雜
🧰 實驗器材
- NMOS（2N7000/BS170）×2
- VDD（5V～12V）
- RD、RS、偏壓分壓電阻
- Cload（100pF、1nF、10nF）
- 訊號源（正弦）
- 示波器（2ch）
🔧 接線 ASCII 圖（兩級：CS + SF）
第1級：共源極（增益）
VDD o--[RD1]--o V1 ----||----> 第2級 Gate
| Cc
NMOS1
|
GND
第2級：源極隨耦（緩衝）
VDD o-----------o
|
NMOS2
|
Vout ---||--- GND
Cload
🔧 實驗步驟
A) 只做第一級（CS），直接推 Cload
- 調偏壓讓 V1 ≈ VDD/2
- 加小正弦，量 V1 波形
- 依序加大 Cload，觀察 V1 的幅度、高頻衰減、相位延遲
📊 預期觀察：
Cload 變大 → V1 變慢、幅度下降、相位延遲變大、甚至更容易失真
B) 加上第二級（SF）再推 Cload
- 第2級也調到合理工作點（Vout 在中間可擺）
- 重複加 Cload 的測試
- 比較：V1 是否更穩、Vout 是否更能推負載
📊 預期觀察：
加 buffer 後：
- V1 節點壓力變小
- Vout 推大 Cload 能力提升
- 頻寬與波形品質通常改善
✅ 專業解析（初學者也能懂）
解析 1：為什麼需要 buffer？
第一級 Rout 高，直接推 Cload 會形成大時間常數：
👉 Rout·Cload 很大 → 速度變慢、頻寬變小 加 follower 讓 Rout 下降 → 推負載更有力。
解析 2：為什麼多級會變複雜？
每多一級，通常多一個主要節點與極點 → 相位延遲增加 → 可能震盪 → 需要補償。
解析 3：工程上的真正收穫
👉 你看到的是「分工」：
- 第1級專心放大（gm·ro）
- 第2級專心出力（低 Rout）
這就是運放與高速類比前端的基本世界觀。
🧠 工程結論
多級不是為了炫技，是為了量產：
讓每一級在最擅長的位置工作，最後靠補償與回授把整個系統變成穩定、可用、可推的放大器。
