頻譜
含有「頻譜」共 89 篇內容
全部內容
發佈日期由新至舊
本研究室追「光＋軌道」大趨勢：AI資料中心靠矽光子光互連串起算力，人類以LEO衛星把連線鋪上天空，最終拼的是高頻寬、低功耗與高可靠系統工程。以三層框架分類：光互連、LEO通訊/太空資料、航太/國防太空；逐檔用供應鏈位置、技術門檻、商模、風險與催化做可複利對比研究。
模擬與量測要做成閉環：前仿掃風險與敏感度；量測抓真實寄生、耦合與治具效應；再用 correlation（去嵌/建模）校準模型；後仿用校準模型找最佳修法並回量測驗證。這樣才能避免只信模擬或只信量測而翻車。
系統雜訊底限不可能為 0：各種噪聲源經耦合路徑進入、再被頻帶積分，形成性能地板，限制 SNR/ENOB/EVM/BER/靈敏度。實務做 noise budget：先定頻帶→堵 PDN/回流→潔淨 Clock/PLL→佈局隔離，最後才補屏蔽。
高速電路的問題常非線性惡化，而是在跨過臨界點後突然爆發。當上升時間變短、走線變長，寄生、反射、回流破裂與共振會被同時激發，導致誤判、EMI 或失效。工程關鍵在於辨識臨界門檻、提早把走線當傳輸線設計，並預留足夠裕量，避免系統掉入失控區。
PSRR 不是漂亮 dB，而是電源噪聲在「特定頻帶」會不會穿透到敏感電路，轉成相位雜訊、抖動、底噪與誤碼。低頻靠回授抑制，高頻受寄生與 layout 主導；選型要對齊 DC–DC fsw/諧波，並用去耦、佈局與電源樹堵旁路。
DC-DC關鍵在控制：量Vout誤差決定duty/脈衝。PWM固定；PFM省電但低頻噪多。電壓模式看Vout，電流模式管iL瞬態佳；相位裕度不足會振，量SW/Vout辨控制或佈局。
DC–DC 本質是能量搬運：開關把能量切包裹，電感儲放並限制 di/dt 使 iL 成斜坡，電容平滑 Vout、撐住瞬態；控制迴路調 duty 鎖定輸出。CCM/DCM 由電感是否斷流決定，牽動效率、紋波頻譜、EMI與穩定性，元件、控制、佈局缺一不可。
線性與開關不是誰最好，而是取捨：LDO 用「燒熱」換乾淨與簡單（η≈Vout/Vin）；Buck 用「高速切換＋L/C搬運能量」換高效率與小體積，但必須處理紋波/EMI/迴路補償與版圖寄生。實務常用 Buck 前級吃壓差、LDO 後級淨化噪聲，兼顧續航、熱與敏感模組品質。
非線性會把強訊號生成 IM3 等新頻率，落通帶致 RX desense/Blocking、TX ACLR 超標與 EVM 變差；用 P1dB/IIP3 量化，配濾波、退化/回授、AGC/DPD，兩音與掃 blocker 實測鎖規格。
RF 系統常敗在噪聲底而非增益。雜訊源自熱擾動、離散載子、缺陷陷阱與 LO 相位抖動，形成熱噪、shot、1/f、phase noise。以 NF 與 Friis 看靈敏度：LNA 第一級最關鍵；匹配損耗、偏壓耦合、mixer 折疊與 reciprocal mixing 會抬升底噪。