（Component Selection as System Engineering = “不是選最強，是選最穩、最可交付”）
— 初學者選料常犯的錯是：只看單一規格（容量最大、頻寬最高、電流最大），忽略了真相：
👉 元件一旦放進系統，就會被 供電、溫度、佈局寄生、批次分佈、老化改寫行為。真正的元件選型，是在做一件事：把系統預算（PI/SI/Noise/Thermal/Reliability/Cost）落地成可量產的 BOM。
🎯 單元目標
完成本單元後，你將能夠：
• 用同一套框架把元件選型連到 三層目標：性能、量產、長期可靠
• 建立「選型六問」：這顆元件會不會在 角落 + 時間把 margin 吃光？
• 看懂最常見的失敗劇本：規格書很漂亮，但上板/量產/長期就爆
• 用 ASCII 心像圖快速判斷：你缺的是 電氣規格、熱降額、寄生、替代料、分佈尾巴、可靠度證據哪一種資訊
• 把策略落地：AVL、Second source、de-rating、Monte Carlo、來料驗證與量產管控
🧭 一、先給一句話總結（超核心）
👉 元件選型的本質不是挑“最高規”，而是挑“在所有角落與時間漂移後仍滿足系統預算”的零件。
🧠 二、選型的統一框架：把元件當成“會漂移的統計分佈”，不是固定值
你必須同時看三件事（剛好對應你前面講的三層 margin）：
2.1 當下（Typical）：放上去今天能不能跑？
• 規格達標、功能成立
2.2 角落（Corner）：最壞條件還能不能跑？
• 溫度、供電、負載、製程、批次差
• 公差不是 ±x% 這麼簡單，是分佈尾巴
2.3 時間（Time）：用一段時間後還能不能跑？
• 老化、熱循環、氧化、電遷移、MLCC aging、磁材漂移
• 長期漂移會把工作點推進“必死角落”
（元件變成分佈 + 漂移）
Effective Value = Nominal
+ Tolerance Distribution (corner)
+ Environment Shift (temp/voltage/bias)
+ Aging Drift (time)
🧠 三、選型六問（你以後挑零件就照這 6 問）
- 它服務哪個系統預算？
• PI？SI？Clock？Noise？Thermal？Reliability？ （先知道它在守哪個 margin） - 有效值在你的條件下會變多少？（不是資料表的名目值） • DC bias、溫度、頻率、工作點、波形型態
- 寄生與封裝會不會改寫效果？
• ESR/ESL、封裝、via、走線、回流路徑 • “元件 + 佈局”才是最後的元件 - 分佈尾巴會不會把少數板子推死？
• Monte Carlo、批次差、供應商差異 - 長期漂移會不會把 margin 吃光？
• aging、熱循環、氧化、接點劣化、磁材變化 - 供應鏈與替代料策略是什麼？
• AVL、Second source、EOL 風險、交期、成本 → 這決定你能不能量產交付
⚡ 四、最常見的“選型踩雷點”（系統工程師視角）
- MLCC（去耦電容）最會騙你 • 名目 10 µF，上板後可能因 DC bias 掉到 2~3 µF • aging 讓容量慢慢掉 → 結果：PDN Z(f) 變差、droop 變深、偶發錯誤變必發
- 電感/磁材（電源與濾波）最怕溫度與飽和 • 飽和後電感值崩 → ripple/EMI 爆 → 結果：供電變吵、RF/ADC 底噪抬高
- 晶振/時脈最怕相噪與漂移 • 相位雜訊不是“頻率誤差”那種規格 • 供電噪聲會直接注入 PLL → jitter 上升 → 結果：SerDes/ADC/EVM 變差，系統不穩
- Connector/線纜最怕“規格以外的現場” • 插拔次數、氧化、震動、接觸電阻上升 → 結果：間歇性故障、難抓、客訴爆炸
- 功率元件（MOSFET、二極體、PMIC）最怕熱降額 • 你算的電流是 25°C 的夢 • 真實是高溫 + airflow 不足 → Rds(on) 上升、壓降上升 → 結果：效率掉、溫升更高、進入熱失控循環
🧨 五、最典型的“選型失敗劇本”（你一定遇到）
劇本 1：工程樣機 OK，量產少數板子會重啟
→ 去耦有效值尾巴 + PDN 分佈尾端死亡
劇本 2：室溫 OK，高溫掉速/掉線
→ PA/LNA/PMIC 熱降額 + 偏壓漂移 + 噪聲底抬高
劇本 3：某供應商料一換就爆
→ Second source 沒做“等效模型對齊”（ESR/ESL/相噪/磁材）
劇本 4：用了幾個月才開始出現間歇性故障
→ connector 氧化/焊點熱循環裂/接觸電阻上升
🧩 六、工程落地：把選型做成可交付的流程（五件事）
- 從預算反推 BOM（不要從型錄反推系統） • 先定 PI/SI/Noise/Thermal/Reliability 目標 • 再選能守住預算的料
- 做 de-rating（降額設計）
• 電壓、電流、功耗、溫度都要降額 • 原則：別讓元件長期站在懸崖邊 - 建立 AVL + Second source，並對齊“等效模型”
• 同是 10 µF，不代表 ESR/ESL/DC bias 行為一樣 • 同是 25 MHz 晶振，不代表相噪一樣 - 用 Monte Carlo 思維管理尾巴
• 把公差與批次差視為系統的一部分 • 抽測不是看平均，是看尾端指標 - 來料與量產管控（SPC）
• 關鍵料件做進料驗證（cap 有效值、電感飽和點、晶振相噪） • 量產持續監測（避免批次慢慢漂）
🛠️ 七、超實用：元件選型 checklist（快速版）
• 它守的是哪個預算（PI/SI/Noise/Clock/Thermal）？
• 在你的工作點：有效值是多少（溫度/頻率/DC bias）？
• 封裝 + 佈局寄生後：ESR/ESL 還合格嗎？
• 有沒有第二供應商？等效模型是否對齊？
• 高溫與長期老化後還守得住 margin 嗎？
• 這顆料如果變差 20%，系統會不會立刻死？（敏感度）
🧪 SYSTEM 實驗題（118/120）
實驗名稱
同名目值不同命運：以“去耦電容/電感/晶振”三類關鍵元件為例，替換不同封裝/不同供應商/不同批次，量測 PDN Z(f)、droop、jitter、底噪與錯誤率，建立“等效模型對齊 + 尾巴管理”的選型閉環（ASCII 強化版）
🎯 實驗目的
- 讓你親眼看到：名目值相同，系統行為卻可能差一個世代
- 建立 Second source 的“等效模型對齊”方法
- 學會用分佈思維抓尾巴，避免量產客訴
🧰 器材
• 示波器（droop/SSN/clock jitter）
•（加分）VNA/阻抗分析或 FFT（PDN Z(f)/底噪/spur）
• 可控負載 step（製造最壞瞬間）
• KPI log（錯誤率/重傳率/reset 次數）
🔧 實驗架構與做法
A) Baseline：用原設計元件建立 KPI（droop、jitter、錯誤率）
B) 替換元件：不同供應商/不同封裝/不同批次
→ 觀察：PDN Z(f)、droop、jitter、底噪是否漂移
C) 找敏感度：哪一類元件最能改寫 KPI？
D) 建 AVL 規則：把“最敏感指標”納入進料規格
預期：
👉 你會得到一份“可量產交付的選型規則”，而不是“型錄挑最強”
🧠 本單元統整
🧩 元件選型是系統工程，不是型錄競賽：把元件視為會隨公差、環境與時間漂移的統計分佈，先對齊系統預算，再用降額、等效模型對齊、尾巴管理與量產管控，把“今天能跑”升級成“長期可交付”。
