Out | lier

當今半導體產業競爭激烈，**良率（Yield）已成為評估製程穩定性與成本控制的核心指標。隨著製程微縮與製程參數的複雜化，如何準確攫取 outlier（異常值）**與評估常態分布中的偏差，進而推動製程改善與預測異常，已成為製程工程與數據分析整合的重要課題。

一、良率分析與統計異常值偵測

半導體製程中的良率數據，大多數呈常態分布，但常伴隨具有工程意義的偏斜（skewness）或異常值（outlier）。這些 outlier 往往是關鍵缺陷的先兆，如光罩污染、機台失誤、參數突變等。傳統上透過 3σ（三倍標準差）判斷異常，但隨著製程穩定度提升，需結合 boxplot、Grubbs' test、IQR rule 或 Mahalanobis distance 等統計方法，更靈敏地捕捉潛在異常分布。

更進一步，可利用 PCA（主成分分析）或 T²-Hotelling 法將多變數轉換為低維空間進行視覺化及群體外移偵測，有效判別良率下降是否來自群體趨勢變化或單點異常。

二、製程參數與良率關聯性：以溫度、Scan速率與定位為例

在半導體製造流程中，製程良率往往受以下關鍵參數顯著影響：

1. 溫度控制

溫度波動是影響化學氣相沉積（CVD）、蝕刻（etching）與鍍膜均勻性的重要因子。區域性溫差可能導致薄膜厚度不均、爬升速率改變等問題。透過 WAT（Wafer Acceptance Test）及 inline sensor 可建立溫度變異與缺陷比率的關聯。

2. Scan速率（雷射或掃描參數）

在曝光或封裝掃描階段，scan 速率異常將影響晶片圖案定位與成像精度，產生 overlay error 或短路問題。scan pattern 也可能與設備振動頻率共振，進而放大缺陷範圍。

3. 定位誤差（Alignment / XY偏移）

對於高精密製程，曝光對位精度（如在 E-beam 或 EUV 曝光中）直接關聯良率。累積偏移會造成 overlay fail 或 critical dimension（CD）超規。精準掌握機台定位回饋值是關鍵。

為此，透過 SPC（統計製程控制）結合 MES 系統，可追蹤與分析這些參數與良率波動的關聯性。

三、類神經網路於良率預測之應用

傳統製程分析依賴工程直覺與統計模型，但對於非線性、高維度變因的情況，類神經網路（Artificial Neural Networks, ANN）提供強大的模式辨識與預測能力。

類神經網路建構流程如下：

資料前處理：收集 wafer-level 與 lot-level 製程參數資料（如溫度、壓力、scan time、對位誤差等）與實際良率作為 label。

模型訓練：選用前饋式神經網路（Feedforward NN）或 LSTM（若要考慮時間序列），透過誤差反向傳播進行訓練。

模型驗證與超參數調整：使用 validation set 控制 overfitting，並調整 hidden layer 層數與 activation function。

預測與決策支援：模型可輸出預測良率區間、預測下降趨勢，作為提早介入製程的依據。

進階應用如 CNN（卷積神經網路）可應用於光學圖像辨識（例如缺陷影像分類），而強化學習亦可用於機台參數動態調控。

四、結語

半導體良率的分析已從統計描述邁向智慧預測。如何攫取異常值、理解常態偏差，並將之轉化為製程改善的知識，再透過類神經網路將製程參數數據化、預測化，是現代製程工程師的重要課題。唯有資料與現場知識的深度結合，才能在競爭激烈的晶圓世界中取得真正的製程領先優勢。