長期追蹤我的讀者都知道，Mark的專長是先進封裝，今天，我要來為大家介紹目前在業界非常重要的一項異質整合(Heterogeneous Integration)技術。
在當今的科技世界中，處理器是電腦、伺服器和各種電子設備的核心大腦。它們的性能直接影響到我們日常生活的效率，從玩遊戲到處理大數據，都離不開強大的晶片。然而，傳統的晶片設計正面臨瓶頸：
隨著製程技術的推進，製造更大、更複雜的單一晶片變得越來越昂貴和困難。這時，AMD公司推出採用小晶片(chiplet)封裝技術的產品(Lisa Su手裡那顆)，如同一股清流，帶來了模組化的創新解決方案。
但其實Chiplet是一種先進封裝技術，並不能說是AMD推出的；但AMD的貢獻在於，他們是第一家將 Chiplet 技術大規模應用到主流消費和伺服器處理器中的公司。如今，Intel、NVIDIA 等其他公司也紛紛跟進，Chiplet 已然成為半導體產業的趨勢，以應對在front-end製程節點(註一)上 Moore 定律放緩的挑戰。
想要第一時間獲得市場上的最新資訊及分析嗎？
歡迎點擊下方連結訂閱【馬克觀點MKP】電子報，在即時更新資訊的同時，獲得最深入的分析～
電子報訂閱:馬克觀點(Mark’s Point) — Beyond Numbers, Into Fundamentals
【傳統晶片設計的侷限】
要理解chiplet技術，我們先來回顧傳統的晶片設計方式；傳統處理器通常採用「單片式」(monolithic)的設計，即將所有功能(如運算核心、記憶體控制器、輸入輸出介面)整合在同一個單一晶片(業界稱晶粒，英文叫die)上。
這種方法在早期很有效，因為當時晶片尺寸尚小，製程簡單。
然而，隨著摩爾定律(Moore’s Law)的持續推進(每18個月晶片上的電晶體數量翻倍)，晶片也變得越來越複雜；現代處理器可能包含數十億個電晶體，製造過程中任何一點缺陷都可能導致整個晶片報廢，這導致整體生產良率(yield，跟殖利率同一個單字)下降。
根據半導體產業的數據，當晶片面積超過一定大小(如800*800 mm)時，良率可能低至30%以下，這不僅推高成本，還限制了性能的擴展。
此外，單片式設計缺乏靈活性，因為不同應用需要不同的功能組合，例如AI伺服器晶片強調多核心並行運算，而消費級產品(手機、電腦)更注重圖形處理；如果每次都從頭設計一個新晶片，開發周期長、成本高。
這些問題促使產業尋找新途徑，而chiplet技術正是答案之一。
那到底什麼是Chiplet技術？
Chiplet，台灣叫做「小晶片」，是一種模組化的晶片設計蓋念。
其概念也並非全新，最早源自多晶片模組(註二)的想法。
它將傳統的單一巨型晶片拆分成多個較小的、專門化的晶片模組，每個chiplet負責特定功能，然後透過先進封裝(如2.5D/3D堆疊等)互連技術組合起來，形成一個完整的系統，以提高效率、降低整體成本(註三)，並提升產品設計的擴展性(需要更多核心？更多容量？只需加chiplet即可)。
這個技術允許將原本複雜的大型晶片設計，拆分成多個小型的模組(因此英文得名為chiplet)；簡單來說，這就像樂高積木：你可以根據需求組合不同功能的積木塊，快速建造出各種樣態。
Chiplet這種設計不僅靈活，還能根據市場需求快速迭代；相比之下，AMD最早的競爭對手(Intel)，最初堅持單片式設計，但近年也開始轉向chiplet，更證明這項技術的潛力。
也正是這種設計，讓AMD在當年的CPU大戰中成功逆襲Intel、奪取市場份額(從不到1%飆升到30%以上，也讓蘇姿丰成功締造逆轉勝的史詩神話)。
【Chiplet在AI領域也能
在AI和資料中心領域，chiplet更顯優勢。
AMD的Instinct MI系列加速器使用chiplet整合CPU、GPU和高頻寬記憶體(HBM)，形成「超級晶片」，根據AMD的數據，這種設計讓性能提升達40%，功耗降低25%。
NVIDIA也從過去長期堅持單一晶粒(Monolithic)設計，轉變為自Blackwell架構(B200/B100等)開始，正式擁抱Chiplet設計概念，而後來的GB系列也是用這個技術搞出來的！
Chiplet還支援將不同廠商的晶片做異質整合(即甲品牌的CPU加乙品牌的GPU結合)，看到這裡，你應該知道2025年，老黃宣佈跟英特爾合作時到底在想什麼了！
無論你是半導體科技股投資人還是專業人士，理解Chiplet都能讓你洞察未來產業的脈動，隨著技術演進，我們將見證更多創新應用，根據產業預測，到2030年，Chiplet市場規模至少將達數百億美元；Mark在此也大膽預言，未來，chiplet將主導半導體產業，尤其隨著AI、次世代高速傳輸和實體物理AI邊緣運算的興起，有望帶動更多相關需求。
當然，chiplet並非完美，最大挑戰是chiplet之間互聯的通訊延遲若過高，會影響整體性能；另一挑戰是熱管理和功率分配，因為多晶片堆疊，就像夏天蓋好幾層被子一樣，易產生熱點。
但這也造就各家公司以此打造自己的護城河，誰的技術能更好的解決這些問題，誰就能拿下更多訂單、創造更多營收！
誰說研究美股只要看財報就好？
NoNo，財報只是公司執行面最終的數據映射；瞭解科技，才是真正「懂自己到底買了什麼」！
〖註一〗
就是大家常聽到在講gate length又微縮到多少奈米那個，如果到這裡有聽不懂的，一定要回頭先去補習第24期，不然如果連半導體最基本在做什麼都不清楚，那真的不建議投資半導體，也不要投資台積電，因為當黑天鵝或灰犀牛事件發生時，若缺乏背景知識而無法獨立判斷，你一定怕爆！
知識是疊加累積出來的，而Mark每一期的文章內容編排都是有意義的，大家如果能跟著我的邏輯一步一步踏實的走，長期會能建立更多知識概念，讓你持有這些科技股更有信心、拿的更穩！
〖註二〗 多晶片模組(MCM, Multi-Chip Module)
下面是蘋果的多層堆疊記憶體晶片，不然現在iPhone也不可能有以TB計算的容量；如果你嫌iPhone為何同機型只是容量加大就顯著變貴，那是因為台積電開價高！
這項技術其時很早就有了，只是當初因為太貴，沒有客戶有興趣，所以到了這幾年，消費者對大容量終端裝置的需求興起，才真正導入量產。
而上面底線粗字的狀況其實十五年前CoWoS在台積內部發明出來的時候也是這樣，但，是金子總會發光，對吧？ 這也是Mark文章分析的價值，有些人認為看了我的東西，又不一定對投資有立即的幫助，但時間會證明一切。
〖註三〗chiplets對成本的影響
目前在半導體業，複雜的大型IC設計，其初始開發成本不談，光導入量產前的光罩製作(光罩就是拿來給ASML的曝光機用來轉刻印成像在空白晶片上的遮罩)隨便就是千萬美元等級，此時，如果複雜設計中的其中一個部分有問題或設計失誤，就完了！
chiplets將大型設計拆分有助於降低困難度跟分散風險，還能加速產品迭代開發(想成類似我們以前用P2P種子下載檔案的概念，一個project拆分給更多團隊執行一定速度更快)，實現更高良率(因為以前是一顆大鴕鳥蛋，打破就沒了；現在是很多小鵪鶉蛋，破了就拿另一顆來補，整體還是能出貨)。
並且傳統的單一設計不可能混搭節點(因為曝光機在曝都是一起的，不可能你左邊要2奈米、右邊要7奈米)，但如果將大晶片拆成小晶片來做，就可以不同的小晶片按照各自適合的性價比來選擇製程，比如處理器用最先進的奈米數、旁邊次要單元用成熟(也便宜)一點的製程。
產業數據分析顯示，使用chiplet可將原本單一設計的整體成本降低40%以上！
當然，這一切建立在先進封裝的基礎上，沒有先進封裝，chiplet是不可能實現的，是故擁有相關技術與產能的公司，不管股市情緒如何漲跌，未來前途仍舊光明(這都還沒考慮到以後人形機器人的應用空間)。
