（Electronics Decides How Much Signal Survives）
— SNR(Signal-to-Noise Ratio（訊號對雜訊比）。) 不是「空氣裡的神秘指標」，它是電子系統把訊號從天線一路搬運到 ADC / 解調器過程中，每一級增益、雜訊、失真、濾波、供電與時鐘抖動共同決定的結果。你可以把 SNR 當成一個“資產”：每做錯一件電子事，就扣一點；扣到門檻以下，你的調變階數就降、吞吐就掉、BER 就爆。
🎯 單元目標
完成本單元後，你將能夠：
• 用系統觀拆解 SNR：訊號如何被放大、雜訊如何被加入、失真如何偽裝成雜訊
• 分清影響 SNR 的五大電子因素：雜訊、增益分配、頻寬/濾波、時鐘/抖動、供電/地噪聲
• 理解前端第一級（LNA/前級放大）為何決定 SNR 天花板
• 看懂“看似不是雜訊”的東西如何吃 SNR：IMD、量化雜訊、相位雜訊、地彈跳
• 把提升 SNR 的手段回扣到設計：NF、阻抗、濾波、AGC、Clock、PI/GND
🧭 一、先給一句話總結（超核心）
👉 電子學對 SNR 的影響就是：每一級電路都會“加入雜訊或失真”，而第一級的 NF 與整體增益分配決定你能保住多少訊號；另外時鐘抖動、供電/地噪聲與非線性互調，會把訊號能量變成等效雜訊，直接拉低 SNR。
🧠 二、先把 SNR 拆成“訊號資產帳本”
把系統想成一條鏈：
天線 → 前端 → 混頻/濾波 → 放大 → ADC → DSP
SNR 的帳本直覺：
- 訊號：一路被增益放大（好事，但太多也會飽和失真）
- 雜訊：每一級都會“新增”一筆（壞事）
- 失真/抖動：把訊號“變形”成你不想要的能量（更壞，因為像雜訊）
ASCII（SNR 隨鏈路變化）
Stage: ANT -> LNA -> Mixer -> IF/BB -> ADC
Signal: S S·G1 ... ...
Noise : N N+N1 +N2 ... +Nadc
SNR : S/N ↓ (每級通常都會掉，除非你把NF壓得很低)
⚡ 三、電子學影響 SNR 的“五大關鍵因素”（RF/高速系統都通用）
因素 1：雜訊指標（NF / 噪聲底限）— 第一級最關鍵
前端第一級（LNA/前級放大）會決定整條鏈路的 SNR 上限：
• 第一級 NF 高 → 後面再努力也救不回來
• 第一級增益足夠 → 後級雜訊對總 SNR 的影響被“稀釋”
工程直覺：
👉 RX 的 SNR，很多時候在 LNA 那一顆就被決定了。
因素 2：增益分配（Gain allocation）— 不是越大越好
增益太早太大：
• 後級容易飽和 → 失真/互調變成等效雜訊
增益太晚太小：
• 後級（尤其ADC）雜訊/量化雜訊占比變大 → SNR 下降
ASCII（增益分配要“剛好把訊號放到 ADC 最佳範圍”）
太小：S落在ADC底噪附近 → SNR差
太大：前級飽和 → IMD像雜訊 → SNR差
剛好：S占滿ADC動態範圍但不飽和 → SNR最佳
因素 3：頻寬與濾波（Bandwidth/Filtering）— 雜訊會跟著帶寬進來
很多雜訊是“每Hz都有”的（噪聲密度），你開越寬就收越多雜訊。
• 濾波越精準 → 無關雜訊被擋掉 → SNR 上升
• 但濾波太激烈 → 相位/群延遲變形 → 反而影響解調（等效 SNR 下降）
工程直覺：
👉 SNR 提升常常不是把訊號變大，而是把“多餘頻寬”關掉。
因素 4：非線性失真（IMD/Compression）— 失真不是噪聲，但效果像噪聲
在多載波或強干擾環境：
• IMD 產物會落回你的頻帶，等效成“抬高噪聲底”
• 壓縮（P1dB）會把訊號變形，EVM 變差
ASCII（強干擾讓底噪被 IMD 抬起來）
Spectrum:
| desired | (原本)
|__/\_______|____ noise floor
| desired | (非線性後)
|__/\__^_^__|____ raised floor (IMD spurs)
因素 5：時鐘抖動/相位雜訊 + 供電/地噪聲 — 把訊號“轉成雜訊”
- Clock jitter（取樣抖動）：高頻訊號時尤其致命，因為取樣時刻飄動會造成幅度誤差 → 等效噪聲。
- LO phase noise：混頻後會把相噪折進基頻，尤其靠近載波的相噪會直接污染調變。
- PI/GND 噪聲：供電 ripple、ground bounce 會調制放大器增益/偏壓/門檻 → 變成 AM/PM 雜訊（等效 SNR 下降）。
工程直覺：
👉 SNR 不只被“電子雜訊”吃掉，也會被“時間不準”與“參考不穩”吃掉。
🧠 四、把 RF SNR 連到通訊的 KPI（你會立刻看到系統後果）
SNR 下降會造成：
• BER 上升（錯誤率變高）
• EVM 變差（星座點散掉）
• 可用調變階數下降（256QAM → 64QAM → QPSK）
• 吞吐量掉、重傳率上升、掉鏈路機率上升
🛠️ 五、提升 SNR 的“電子設計槓桿”（按優先級）
- 把第一級 NF 壓低 + 正確匹配（RX 最有效）
- 增益分配到位：讓 ADC 落在最佳動態範圍、不飽和
- 把帶寬關到剛好：濾波擋掉無關雜訊/干擾
- 避免非線性：提高線性度、合理 back-off、抑制強干擾進入
- 時鐘/LO/供電要乾淨：相噪與 PI 噪聲會直接吃 SNR/EVM
🧪 SYSTEM 實驗題（111/120）
實驗名稱
SNR 帳本實驗：在同一 RF/IF 鏈路中，分別改動「LNA NF」「增益分配」「濾波帶寬」「PA/放大器線性」「Clock/LO/供電噪聲」，量測 SNR/EVM/BER 的變化（ASCII 強化版）
🎯 實驗目的
- 讓你看到：SNR 是被“多個電子因素”共同扣分，不是單一數值
- 建立優先順序：先顧 NF/增益分配/帶寬，再顧線性與時鐘/供電
- 把 RF 指標（NF、IP3、相噪）對應到通訊 KPI（SNR、EVM、BER）
🧰 器材
• SDR 或 RF 前端模組（可調增益）
• 頻譜/向量分析（或用 SDR 量 EVM/BER）
• 可切換濾波器或可調帶寬設定
• 可調供電濾波（加/不加 LDO、RC/LC）
• 可注入干擾訊號（看 IMD 與底噪抬升）
🧠 本單元統整
📈🔊 電子學對 SNR 的影響，是一筆“訊號資產帳本”：第一級 NF 決定天花板，增益分配決定你能不能把訊號抬到 ADC 最佳範圍，帶寬與濾波決定你收進多少雜訊，非線性把訊號變成等效雜訊，時鐘/LO/供電噪聲把參考與時間不準轉成雜訊；把這五件事做好，你就能把 SNR 從不可控變可設計。
