Intel 相關筆記

更新於 發佈於 閱讀時間約 2 分鐘

Project code name

根據 Tom’s Hardware 專訪,Intel貌似是為了保密的緣故刻意把命名搞得很複雜,讓不是內部人,常常不知道在搞什麼鬼。
“The goal for them is to get something people can understand what it is internally, while outside, people are confused about what it is."
導致,Platform有一個名字,公版有一個名字,CPU有一個名字….巴拉巴拉

Thermal Characterization Parameter

Intel 用來評估熱傳效果的方式是使用熱特性參數,並根據MCP (Multi-chip Package) or Non-MCP來決定他是個值還是個矩陣,計算方式倒挺單純:

TTV Thermal model

Intel 很貼心的有提供 TTV(Thermal Test Vehicle) thermal model 讓下游廠商做模擬用,但是由於這並不是實際晶片,而是一個"模擬"晶片發熱的類似治具,所以開宗明義,他請大家不要管Tj。
同時,因應不同的CPU SKU,內置晶片不論是大小或數量都有所不同,因此有相對應的correction factor。
修正方式也很單純,就是:
如果是MCP,那就按照說明文件上面把東西矩陣化。
說起來,應該CF也會變成一個矩陣,但是我始終沒找到。

Find your document

綜合以上,我們手上得要有幾份文件才能找到我們要的TTV model。
Platform PDG (for CPU code name) ->CPU TMSDG (for TTV code name) ->TTV model, application note
需要注意的是,找錯TTV model有時候會不含CPU socket
avatar-img
45會員
43內容數
和工作相關的筆記整理地
留言0
查看全部
avatar-img
發表第一個留言支持創作者!
熱流資訊站的沙龍 的其他內容
Form Factor Card Length (DIM M): -Full Length: 312mm -3/4 Length: 254mm -Half Length: 167.65mm Card Height (from gold finger to top edge): -Standard H
製造公差是你總是會碰到的東西,因此設計時沒有適當考量下很容易發生問題。 不談電子產業,光是我從網路買回來的DIY家具就常常有組不上去的問題,這很明顯就是公差太大。大東西尚且如此,小東西更是得斤斤計較了。 在計算公差堆疊的時候的基本邏輯是:  目標尺寸鏈 -> 決定計算方法 -> 設定公差或是設定設計
隨著新一代Intel Birch Stream-AP的問世,高達500W的TDP,敲碎了空冷散熱的希望。雖然Eagle Stream 與 Birch Stream-SP 350W的負擔,勉強地用EVAC增加吃風面積達到了要求,但是不可避免的讓Heatsink一路的長大。終於,大到了不可接受的地步。
其實原篇章名是水冷基本架構,但是現在水冷也走到了直接液冷,為了避免混淆只好把他們區隔一下,這裡提的是較為傳統的冷板散熱,重點加強CPU散熱的類型,比起最新直接液冷類型,顯得比較像是過渡版了。
在開始之前,可能需要對熱阻之類的東西有一些基本的認識 : IC的熱相關參數: 熱阻與熱特性參數 IC的熱相關參數: 熱傳遞路線與THERMAL METRIC 記憶體上面主要的發熱源為一顆顆的晶粒 容量越大的記憶體,基本上發熱量就越大。其中每一個廠商的晶粒熱特性也不盡相同,這邊參考的資料是美光的。 D
在這兩篇曾經提過PCB Layout對於晶片溫度有著不小的影響: IC的熱相關參數: 熱傳遞路線與THERMAL METRIC IC的熱相關參數: 熱阻與熱特性參數 這篇透過3種狀況來比較其表現,分別是: 載入真實線路,等效熱傳導係數,以及一整塊FR-4,分別對應Rjb從大到小,讓大家用模擬感受一下
Form Factor Card Length (DIM M): -Full Length: 312mm -3/4 Length: 254mm -Half Length: 167.65mm Card Height (from gold finger to top edge): -Standard H
製造公差是你總是會碰到的東西,因此設計時沒有適當考量下很容易發生問題。 不談電子產業,光是我從網路買回來的DIY家具就常常有組不上去的問題,這很明顯就是公差太大。大東西尚且如此,小東西更是得斤斤計較了。 在計算公差堆疊的時候的基本邏輯是:  目標尺寸鏈 -> 決定計算方法 -> 設定公差或是設定設計
隨著新一代Intel Birch Stream-AP的問世,高達500W的TDP,敲碎了空冷散熱的希望。雖然Eagle Stream 與 Birch Stream-SP 350W的負擔,勉強地用EVAC增加吃風面積達到了要求,但是不可避免的讓Heatsink一路的長大。終於,大到了不可接受的地步。
其實原篇章名是水冷基本架構,但是現在水冷也走到了直接液冷,為了避免混淆只好把他們區隔一下,這裡提的是較為傳統的冷板散熱,重點加強CPU散熱的類型,比起最新直接液冷類型,顯得比較像是過渡版了。
在開始之前,可能需要對熱阻之類的東西有一些基本的認識 : IC的熱相關參數: 熱阻與熱特性參數 IC的熱相關參數: 熱傳遞路線與THERMAL METRIC 記憶體上面主要的發熱源為一顆顆的晶粒 容量越大的記憶體,基本上發熱量就越大。其中每一個廠商的晶粒熱特性也不盡相同,這邊參考的資料是美光的。 D
在這兩篇曾經提過PCB Layout對於晶片溫度有著不小的影響: IC的熱相關參數: 熱傳遞路線與THERMAL METRIC IC的熱相關參數: 熱阻與熱特性參數 這篇透過3種狀況來比較其表現,分別是: 載入真實線路,等效熱傳導係數,以及一整塊FR-4,分別對應Rjb從大到小,讓大家用模擬感受一下
你可能也想看
Google News 追蹤
Thumbnail
現代社會跟以前不同了,人人都有一支手機,只要打開就可以獲得各種資訊。過去想要辦卡或是開戶就要跑一趟銀行,然而如今科技快速發展之下,金融App無聲無息地進到你生活中。但同樣的,每一家銀行都有自己的App時,我們又該如何選擇呢?(本文係由國泰世華銀行邀約) 今天我會用不同角度帶大家看這款國泰世華CUB
Thumbnail
嘿,大家新年快樂~ 新年大家都在做什麼呢? 跨年夜的我趕工製作某個外包設計案,在工作告一段落時趕上倒數。 然後和兩個小孩過了一個忙亂的元旦。在深夜時刻,看到朋友傳來的解籤網站,興致勃勃熬夜體驗了一下,覺得非常好玩,或許有人玩過了,但還是想寫上來分享紀錄一下~
IC設計流程大致如下 每個步驟都是必經過程,走完整個過程後輸出一版real chip |-----------------------| | 定SPEC | --- 決定 Function/clk period/製程liberary .
Thumbnail
本文章介紹了CPU架構的三大類型:ARM、x86和RISC-V。著重介紹了它們的特點和市場應用情況,並提到了Nvidia採用RISC-V架構的發展經過,以及ISA的定義和重要性。
Thumbnail
瞭解IC和IP的區別、晶圓代工的角色,以及芯粒和小晶片對半導體製造的影響。此外,探討了人工智慧對電子設計的影響。
Thumbnail
一、半導體產業改革的中心「EDA」,台積電、英特爾都非常重視 半導體產業的微縮化、晶片模組集成和3D實作的進步正在徹底改變整個行業。這些技術革新帶來了對傳統製造流程和設計方法的新要求;電子設計自動化(EDA)工具的作用變得日益重要。EDA工具是設計者設計和驗證複雜電路和系統時不可或缺的工具,尤其在
Thumbnail
看似風馬牛不相干的「語文習得」跟「積體電路」。 真的不相干嗎? 我也在研發、製造、測試、封裝, 那數萬個提供解決方案的元件,
Thumbnail
筆記-2024.03.16-曲博 財訊訪談-談ARM *處理器的兩種架構: 精簡指令集RISC 複雜指令集CISC, *CPU為複雜指令集,運算能力較強,缺點是較耗電。 *ARM,為精簡指令集,運算效能較差,但較省電,屬於微處理器(MPU)。 *英特爾稱霸電腦用CPU, 然而手機較看重
Thumbnail
EC tracker utilization ** 3C機構設計爸版權所有** 在開發設計過程中,通常會有的流程包括開案 —> 設計 —> EVT(prototyping) —> DVT(tooling T1) —> PVT(tooling Txx) —> MP(T-Final)。當然,已經有很
Thumbnail
台積電與三星/英特爾自成一個「先進製程晶圓代工產業」 1.分析晶圓代工產業,請區分「先進製程」及「成熟製程」 2.台積電外資從未看淡過,ADR就可看出,但是似乎溢價率短線過高 3.台積電權值效應經常造成加權指數失真 4.本次法說會亮點在「先進製程」 緯創切莫再聽「謠池老母」繼續「靠腰」
Thumbnail
從事多年的消費性電子產品的研發設計工作,歸納出好的產品設計需要滿足產品的設計規格(包含工業設計,產品尺寸、重量、功能性)、成本以及量產期程,此外還需要考慮其他要素,羅列如下: 為製造設計 (DFM, Design for Manufacture) 為品質設計 (DFQ, Design for Q
Thumbnail
現代社會跟以前不同了,人人都有一支手機,只要打開就可以獲得各種資訊。過去想要辦卡或是開戶就要跑一趟銀行,然而如今科技快速發展之下,金融App無聲無息地進到你生活中。但同樣的,每一家銀行都有自己的App時,我們又該如何選擇呢?(本文係由國泰世華銀行邀約) 今天我會用不同角度帶大家看這款國泰世華CUB
Thumbnail
嘿,大家新年快樂~ 新年大家都在做什麼呢? 跨年夜的我趕工製作某個外包設計案,在工作告一段落時趕上倒數。 然後和兩個小孩過了一個忙亂的元旦。在深夜時刻,看到朋友傳來的解籤網站,興致勃勃熬夜體驗了一下,覺得非常好玩,或許有人玩過了,但還是想寫上來分享紀錄一下~
IC設計流程大致如下 每個步驟都是必經過程,走完整個過程後輸出一版real chip |-----------------------| | 定SPEC | --- 決定 Function/clk period/製程liberary .
Thumbnail
本文章介紹了CPU架構的三大類型:ARM、x86和RISC-V。著重介紹了它們的特點和市場應用情況,並提到了Nvidia採用RISC-V架構的發展經過,以及ISA的定義和重要性。
Thumbnail
瞭解IC和IP的區別、晶圓代工的角色,以及芯粒和小晶片對半導體製造的影響。此外,探討了人工智慧對電子設計的影響。
Thumbnail
一、半導體產業改革的中心「EDA」,台積電、英特爾都非常重視 半導體產業的微縮化、晶片模組集成和3D實作的進步正在徹底改變整個行業。這些技術革新帶來了對傳統製造流程和設計方法的新要求;電子設計自動化(EDA)工具的作用變得日益重要。EDA工具是設計者設計和驗證複雜電路和系統時不可或缺的工具,尤其在
Thumbnail
看似風馬牛不相干的「語文習得」跟「積體電路」。 真的不相干嗎? 我也在研發、製造、測試、封裝, 那數萬個提供解決方案的元件,
Thumbnail
筆記-2024.03.16-曲博 財訊訪談-談ARM *處理器的兩種架構: 精簡指令集RISC 複雜指令集CISC, *CPU為複雜指令集,運算能力較強,缺點是較耗電。 *ARM,為精簡指令集,運算效能較差,但較省電,屬於微處理器(MPU)。 *英特爾稱霸電腦用CPU, 然而手機較看重
Thumbnail
EC tracker utilization ** 3C機構設計爸版權所有** 在開發設計過程中,通常會有的流程包括開案 —> 設計 —> EVT(prototyping) —> DVT(tooling T1) —> PVT(tooling Txx) —> MP(T-Final)。當然,已經有很
Thumbnail
台積電與三星/英特爾自成一個「先進製程晶圓代工產業」 1.分析晶圓代工產業,請區分「先進製程」及「成熟製程」 2.台積電外資從未看淡過,ADR就可看出,但是似乎溢價率短線過高 3.台積電權值效應經常造成加權指數失真 4.本次法說會亮點在「先進製程」 緯創切莫再聽「謠池老母」繼續「靠腰」
Thumbnail
從事多年的消費性電子產品的研發設計工作,歸納出好的產品設計需要滿足產品的設計規格(包含工業設計,產品尺寸、重量、功能性)、成本以及量產期程,此外還需要考慮其他要素,羅列如下: 為製造設計 (DFM, Design for Manufacture) 為品質設計 (DFQ, Design for Q