先進半導體封裝的戰場，關注往往集中在晶片堆疊技術如 TSMC 的 SoIC，以及廣泛應用於高效能運算的 CoWoS。然而，另一個乍看之下較為邊緣、甚至被視為傳統的技術 InFO（Integrated Fan-Out）卻持續扮演舉足輕重的角色。這項技術早在 2016 年便隨著 Apple A10 晶片首度問世，至今仍在智慧型手機、高速通訊乃至車用電子中佔據一席之地。
什麼是 Fan-Out？為何重要？
Fan-Out 的核心精神，是打破傳統 flip-chip 封裝中 I/O 只能集中在晶粒下方的限制，藉由再分佈層（RDL）將訊號向外擴展至更大的封裝範圍。這不僅提升可連接的接腳數，也提供更多彈性空間讓其他晶片、記憶體或射頻模組進行垂直堆疊或橫向整合。簡單地說，Fan-Out 就像把一張桌下插座拉出延長線，讓更多設備可以接入，擴展連結性與封裝自由度。
相較於傳統 Fan-In 架構（所有接點壓縮在晶粒底部），Fan-Out 技術提供了更高的訊號品質、更短的連接路徑，以及對高頻訊號的支持能力。這些優勢使其在手機、通訊晶片與邊緣運算等空間敏感型產品中，成為不可或缺的封裝技術。根據TSMC 定義，InFO 分為三個主要子類型：InFO-PoP、InFO-2.5D 與 InFO-3D。這三者雖共享 Fan-Out 架構，但分別對應不同的系統需求與堆疊深度：
上層為 DRAM 記憶體，下層為邏輯晶片（例如處理器），兩者垂直堆疊。 底部為扇出型再分佈層，並搭配TSV做上下層導通連接。
- InFO-PoP（Package-on-Package）：最早進入市場的版本，設計上將處理器與記憶體上下堆疊，而非並排配置。其下層為邏輯晶片（如 Apple A 系列、Snapdragon、Exynos），上層為 LPDDR 類型的 DRAM。此種架構具備三大優勢：節省空間、縮短資料路徑、供應鏈彈性（可使用不同供應商記憶體模組）。歷經演進，PoP 也出現如 TMV（Through Mold Via）等版本，提升 I/O 密度與可擴展性。
- InFO-2.5D：為進階版 Fan-Out 架構，允許兩個以上晶片（邏輯 + HBM、邏輯 + 射頻模組）在同一封裝內進行橫向整合，取代部分中介層（interposer）功能，以降低成本與厚度。其重點是擁有類似 CoWoS 的系統整合能力，但製程更精簡，封裝厚度與功耗表現更佳。
- InFO-3D：進一步支援晶片堆疊，適用於需高度垂直整合的場景，如微控制器搭配 SRAM、感測器疊堆等。但其堆疊方式仍維持在模封工藝範疇內，適合中階市場與良率要求高的量產應用。
InFO-3D 跟 SoIC 雖然兩者都支援 3D 堆疊，但實際定位與製程深度大不相同。InFO-3D 是以模封為核心的 3D 封裝方式，搭配簡易 TSV 或微焊球實現上下晶片連結，強調量產穩定性與低成本；而 SoIC 則為 wafer-to-wafer 的 hybrid bonding 封裝，實現矽對矽接合，支援數萬條超密集連線、低於 10μm 的接點 pitch，適用於邏輯與記憶體的超高速資料交換，專攻 AI/HPC 等高階市場。
InFO-3D 是輕量級 3D 封裝，SoIC 則是重量級的深度矽堆疊技術。前者擅長用於空間敏感型產品，後者則為效能極致導向的技術解法。
Panel-Level 的 FoPLP 又是什麼？
雖同樣源自 Fan-Out 技術，但 FoPLP（Fan-out Panel-Level Packaging）與 InFO 分屬不同製程策略。FoPLP 採用大型面板（如 LCD 基板）進行封裝，以壓低單位成本與提升產出量；InFO 則維持 wafer-level 製程，追求精密度與高良率。前者適合追求規模經濟的中低階市場，後者則主攻手機、邊緣 AI 等需要良率與一致性的應用場景。
