🎯 單元目標
完成本單元後，你將能夠：
- 建立 Body（基板）在 MOS 中的真實角色直覺
- 理解為何 VSB 會改變臨界電壓 Vth
- 了解 Body effect 對類比增益、數位速度、開關導通的影響
- 在實務設計中知道怎麼避免與怎麼利用
🧭 一、核心直覺（最重要）
MOS 的通道不是漂浮在空中，它「長在矽表面」，矽本身就是 Body（基板）。
所以你以為只有 Gate 在決定通道，其實是：👉 Gate + Body 一起決定通道好不好長。
直覺比喻：地板高度
- Gate 電壓：像「把地面壓平、壓出一條路」的力量
- Body 電壓：像「把地面整片抬高或往下挖」
地板高度一變，門檻（Vth）就跟著變。
一句話：
👉 Body effect = 你改了地板高度，Gate 要更用力才壓得出通道。
🧑🏫 二、給初學者的補強（很重要）
初學者最常誤會：
「Vth 是 datasheet 寫的固定值」✅但那是 VSB=0 或特定條件下的值。
2.1 你先記一個現象就好（NMOS）
對 NMOS 而言，最常見情況是：
- Body 多半接 GND（P-substrate）
- 但 Source 在電路中常常不是永遠 0V（會浮動、會被訊號抬高）
結果：
- Source 往上升 → VSB 變大 → Vth 被抬高 → MOS 變「更難開」
2.2 初學者必背的「踩雷句」
👉 只要 Source 不在 Body 同一個電位，Vth 就不是常數。
🧠 三、端點關係釐清（工程上常踩雷）
以 NMOS 為例：
- Source：你通常以為是參考點
- Body：IC 裡常接最低電位（GND / P-substrate）
定義：
VSB = VS - VB
只要 VSB ≠ 0：
👉 Vth 會改變（通常變高）。
🧠 四、Body effect 的「通道畫面直覺」
4.1 沒有 body effect：VSB = 0
Gate 壓得動，通道好長：
Gate + + + + (夠力)
Oxide ======== Surface: 通道容易形成 Vth: 原本值
4.2 有 body effect：VSB > 0（NMOS 常見）
Source 比 Body 高（或 Body 更低）：
Gate + + + + (力量一樣)
Oxide ======== Body 讓耗盡層變更厚 Surface: 通道變難形成 Vth: 變高
直覺一句話：
👉 Body 把通道「拉走」，Gate 需要更大力才能把它拉回來。
🧠 五、物理本質（不用背推導，只記住方向）
Body 與 Source 之間本質是 PN 結：
- VSB 增加 → PN 結反向偏壓更強
- 耗盡層變寬 → 表面更難反轉
- 所以 Vth 上升
工程記憶釘：
👉 耗盡層越厚，門檻越高。
🧠 六、工程後果（最實務）
6.1 數位電路：速度變慢、時序風險上升
Vth ↑ → 在同樣 VGS 下：
- 驅動電流 ID ↓
- 充放電變慢 → delay ↑
直覺：
👉 你以為 VDD 固定速度就穩，但 Source 電位浮動會讓 Vth 偷偷變。
典型痛點：
- critical path 變長
- near-threshold（低電壓）特別敏感
- PVT corner 更容易 fail
6.2 類比電路：gm 下降、增益下降、工作點漂移
類比常用飽和區當電流源/跨導元件。
Vth ↑ → overdrive 變小：
VOV = VGS - Vth
VOV ↓ → 常見後果：
- gm ↓（放大能力下降）
- ID 可能下降（偏壓漂移）
- 增益可能下降（尤其依賴 gm·ro 的級）
直覺：
👉 Body effect 會把你辛苦設好的工作點「往外推」。
6.3 開關/取樣：Ron 變大、信號被卡住（最常見的現象）
NMOS 傳高電位時很容易出事：
VS ↑ → VSB ↑ → Vth ↑ → (VGS - Vth) ↓ → ID ↓
→ 最後「越傳越難開」→ 卡在某個電壓
直覺流程圖：
傳高電壓時：
VS ↑
↓ VSB ↑
↓ Vth ↑
↓ VOV = VGS - Vth ↓
↓ 通道變薄 → Ron ↑ → 充電更慢/傳不滿
工程後果：
- NMOS 單顆做傳輸開關：高電位傳不滿
- 所以常用 Transmission Gate（NMOS+PMOS 互補）
🧠 七、工程師怎麼處理（避免 / 利用）
7.1 最常見：Body 接固定電位（讓它可預測）
- NMOS body 接 GND
- PMOS body 接 VDD
目的： 👉 讓 VSB 盡量接近 0，或至少行為可預測
7.2 用 Well / Triple-well 隔離（混訊SoC常見）
- P-well / N-well
- Deep N-well
- Triple-well（讓 NMOS body 可獨立偏壓）
目的：
- 避免 substrate noise
- 避免 body 被其他訊號拖動
- 控制 body effect 漂移
7.3 Body bias：把它當旋鈕（先進低功耗技巧）
- Forward body bias：Vth ↓ → 更快，但漏電↑
- Reverse body bias：Vth ↑ → 更省電，但變慢
直覺：
👉 Body effect 在先進晶片裡不是缺陷，是可調參數。
🧾 八、一句話記住本單元
🧲 Body effect = Source 不等於 Body 時，Vth 被抬高（NMOS常見）
👉 速度變慢、Ron 變大、偏壓更敏感 👉 但也能用 body bias 當功耗/速度調整旋鈕
🔬 電子學實驗題（41/120）（補強版）
量測 VSB 對 Vth 與導通能力的影響（Body effect 實務版）
🎯 實驗目的
- 觀察 VSB 增加時，MOS 導通變弱（同 VGS，ID 下降）
- 用量測「看到」Vth 被抬高的等效現象（固定 ID 反推所需 VGS 變大）
- 對應實務：Ron 變大、傳輸開關卡住、偏壓漂移
🧰 實驗器材
- 4端 NMOS（G/D/S/B 最理想）
- 直流電源：VDD、VG
- 可調 VB（body bias）電源
- RD、RS（建議用 RS 量電流）
- 萬用電表（建議 2 台）
若你手上只有 3 腳 MOS（body 內接），你仍可做「類似現象」：讓 Source 提升（例如在 Source 串電阻、或做傳輸開關）來觀察等效 Vth 上升造成的導通變差，但效果不如 4端清楚。
🔧 實驗接線 ASCII（四端 NMOS）
+VDD
|
[RD]
|
D ----o 量 VDS
|
| |
VG---| | NMOS
| |
| S ---[RS]--- GND
| B ---- VB (可調)
量測：
- VRS → ID = VRS / RS
- 或直接量 ID（不建議，比較容易量測誤差）
🔧 實驗步驟（兩種觀察法都做，報告會很完整）
方式 A：固定 VGS，比較 ID（最直觀）
- 設定 VG 固定，例如 VGS=2.5V
- 設定 VB=0V（VSB 小）
- 掃 VDD（等於掃 VDS），記錄 ID
- 改 VB（讓 VB 更低或讓 VS 更高，使 VSB 變大）
- 重複掃 VDD，得到第二組 ID–VDS
- 比較兩組曲線：VSB 大那組整體會「更低、導通更弱」
方式 B：固定 ID，反推所需 VGS（等效看到 Vth 上升）
- 固定 VDD 與 VDS（例如 VDD=3.3V，讓 VDS 有足夠空間）
- 設定一個目標電流，例如 ID=1mA
- 調整 VG，直到 ID=1mA，記下所需 VGS
- 先做 VB=0V，再做 VB≠0 使 VSB 增大
- 你會看到：VSB 大時要達到同樣 ID，需要更大的 VGS
👉 這等效表示 Vth 被抬高
📊 預期實驗結果 ASCII（你會看到的曲線長相）
結果 1：ID–VDS（固定 VGS）在不同 VSB 下
ID
│ VSB小 (VB較高) ────────────╮
│ │
│ VSB大 (VB較低) ────────╮ │
│ ││_
└─────────────────────────────────── VDS
你應該觀察到：
- 同樣 VGS、同樣 VDS：VSB 大 → ID 比較小
- 低 VDS 的斜率變小 → 等效 Ron 變大
結果 2：ID–VGS（固定 VDS）在不同 VSB 下
ID
│ VSB小 (較早抬升)
│ /
│ /
│ VSB大 / (整條右移：要更大VGS才導通)
│ /
│___________/____________________________ VGS
Vth1 Vth2(較大)
你應該觀察到：
- VSB 大時曲線「往右移」
- 固定電流（例如 1mA）時，所需 VGS 變大
✅ 實驗結果的實務解析（把量測連回工程）
解析 1：你量到的「曲線變低」＝開關變弱
VSB ↑ → Vth ↑ → VOV=VGS−Vth ↓ → ID ↓
因此你的輸出曲線族整體下移。
工程翻譯：
數位 delay 會增加、時序更危險
- 同樣 Gate 驅動力下，MOS 更難把負載電容充上去
解析 2：你量到的「低 VDS 斜率變小」＝Ron 變大、熱變多
低 VDS 時 ID≈VDS/Ron（直覺近似）
VSB ↑ → Vth ↑ → 通道更薄 → Ron ↑
工程翻譯：
- 電源開關壓降更大
- I²Ron 發熱更高
- 類比開關失真更大（因為 Ron 隨訊號變）
解析 3：你量到的「ID–VGS 右移」＝Vth 被抬高（最關鍵證據）
固定 ID 反推 VGS：
VSB 大 → 要更大的 VGS 才到同樣 ID 這就是 body effect 的量測證據。
解析 4：傳輸開關為何會卡住（對應你第40單元的 I–V 直覺）
當你用 NMOS 傳高電位：
- VS 被訊號抬高
- VSB 變大
- Vth 抬高
- 通道越來越薄
→ 高電位越傳越慢，甚至傳不滿
所以工程上用：
- Transmission Gate（NMOS+PMOS互補）
- 或 bootstrapped switch（更進階的取樣保持）
來避免 body effect + Vth 限制造成的卡點
🧠 本單元工程結論（收束）
👉 Body effect 是 MOS 的「隱形旋鈕」：
- 你不管它，它就用最糟方式干擾你的速度、Ron、偏壓
- 你會用它，就能用 body bias 在低功耗晶片裡調速度與漏電
