— （Power & Ground Strategy = “讓電流有路走、讓參考點不亂跳”）。電源與接地不是「多鋪銅、多打 via」的口號，而是：你要先定義電流怎麼流、回流怎麼回、噪聲被允許在哪裡走、敏感節點的參考點怎麼被保護。真正好用的策略是「系統分區 + 供電分層 + 回流連續 + 單點/控制性連接 + PDN 阻抗工程 + 出口管理」。你把回流切斷、把敏感地跟大電流共用、把平面分割亂切，問題不是“可能”，而是“必然”。
🎯 單元目標
完成本單元後，你將能夠：• 建立 Power/GND 的系統觀：它們是 PDN 與回流網路，不是單一節點
• 會做「電源分區」與「接地分區」：知道哪些要隔離、哪些要連續
• 掌握三個核心：共同阻抗 Zcommon、回流連續、參考完整
• 看懂最常見的錯誤：亂切地、跨分割、星狀接地誤用、AGND/DGND 接法錯
• 用 ASCII 心像圖判斷：你哪裡在製造 ground bounce、哪裡在製造差模→共模轉換
• 把策略回扣到 layout：平面、via、去耦、分區、入口/出口濾波、機殼/屏蔽地
🧭 一、先給一句話總結（超核心）
👉 電源與接地的整體策略就是：把電流回路設計好（去程+回程），把共同阻抗最小化，把敏感參考保護在乾淨區域，同時用“控制性連接”把雜訊導回它該走的地方；不要用平面分割去“隔離噪聲”，而要用回流與阻抗去“馴服噪聲”。
🧠 二、你必須先建立三個“地與電源心像圖”
2.1 地不是 0V，它是網路（GND is a network）
任何地平面、地線、via 都有阻抗（R + jωL）。
當電流流過共同阻抗，就會形成地噪聲（ground bounce）。
ASCII（共同阻抗讓地不再是0）
Load A ----\
+---- Zcommon ---- GND reference
Load B ----/
Vnoise ≈ (IA + IB) · Zcommon
2.2 回流不是“隨便回”，它會走最小阻抗路徑
高頻回流會貼著訊號線下方（同參考面）走，因為那是最小 loop inductance。
ASCII（回流貼近）
Signal trace: ----->----->----->
Ref plane : ===================
Return : <-----<-----<----- （貼著走）
2.3 分割平面不是隔離噪聲，是切斷回流（很多時候是自殺）
如果訊號跨越分割縫隙，回流被迫繞路 → loop 變大 → 噪聲/串擾/EMI 全上升。
ASCII（跨縫）
Signal : ----->----->----->
Plane : ======= gap =======
Return : ====绕路=====> （災難）
⚡ 三、電源與接地的“整體策略”五大原則（系統級）
原則 1：先分區（Partition），再談接地
把系統切成幾個能量與敏感度不同的區：
• Power switching（buck/馬達/驅動）
• Digital core / high-speed I/O • Sensitive analog（ADC、PLL、Ref、感測）
• I/O & cable interface（最容易出 EMI/ESD 問題）
工程直覺：
👉 分區不是靠切斷地，而是靠物理距離 + 回流控制 + 濾波入口。
原則 2：共同阻抗最小化（Kill Zcommon）
系統噪聲疊加的最大來源：共用同一段電源/地阻抗。
策略：
• 大電流走獨立路徑（power return 不要穿過敏感區）
• 讓敏感區的參考地不被大電流污染
• 充分利用平面/多 via 降低 L
原則 3：回流必須連續（Return continuity is sacred）
策略：
• 不跨分割、不跨縫
• 換層旁加 return via（讓回流“跟著你換層”）
• 差分對保持同參考面、同環境
• 入口/出口附近確保回流完整（連接器最容易出事）
原則 4：電源要當 PDN 來設計（Z(f) 控制 + 分頻去耦）
策略：
• 先定義 Z_target = ΔV/ΔI
• 以 Z(f) 低於 Z_target 為目標塑形
• 去耦分頻：VRM（低）、bulk（中）、MLCC（中高）、package/on-die（高）
• 佈局優先：縮回路、降 ESL、靠近負載電源腳
原則 5：機殼/屏蔽地要用“控制性連接”（Chassis strategy）
很多 EMI/ESD 問題都在 I/O 口爆。
策略：
• 機殼地（chassis/PE）與訊號地（circuit GND）要有明確策略
• 線纜屏蔽：360° 接地（近端/多點）通常優於長尾巴
• ESD 放電路徑要短、要直接回到 chassis，不要穿過敏感地
🧠 四、最常見的四種錯誤策略（你要避免）
- 把地切成 AGND/DGND 然後亂連
→ 如果連接點不對、訊號跨縫，回流繞路直接炸 SI/EMI。 - 星狀接地誤用在高速板
→ 星狀在低頻/音訊某些場景有用，但高速回流需要平面連續。 - 把 power return 和敏感地共用同一窄通道
→ 一個大電流 transient 就把整區參考地抬升。 - I/O 口沒有 chassis/ESD 策略
→ 線一插上去，共模路徑被打開，EMI/ESD 直接進核心。
🧩 五、實務落地：一塊板的“Power/GND 佈局框架”
5.1 分層（Stack-up）直覺
理想上：
• 高速訊號旁邊要有連續參考面
• 電源面靠近地面形成平面電容（有助 PDN）
• 關鍵回路在相鄰層內閉合，避免跨層繞遠
ASCII（簡化堆疊心像）
[Signal] 高速走線
[GND] 連續參考面
[Power] 電源面（分區）
[GND] 參考/回流主幹
[Signal] 低速/控制
5.2 入口/出口（Ports）策略
• 電源入口：濾波 + 大電流回路控制
• 線纜出口：共模 choke/濾波 + chassis 接地策略
• ESD：放電路徑就近回 chassis，不穿越敏感區
5.3 去耦佈局策略
• 每顆 IC 的 power pin：就近 MLCC + 最短回路（via-in-pad 更強）
• 大電流負載：局部 bulk + 平面供電
• 不是平均灑，而是把電流需求地圖畫出來再放
🛠️ 六、對應你前面 106 的“Noise Stack-up”——怎麼從根切？
- 先砍共同阻抗（Zcommon）：平面+via+回流路徑
- 把敏感參考保護起來：分區 + 入口濾波
- 讓回流永遠有路走：不跨縫、換層補回流 via
- 在 I/O 口結束戰鬥：chassis/屏蔽/共模濾波
🧪 SYSTEM 實驗題（107/120）
實驗名稱
同一板改兩個點：用「回流連續」與「共同阻抗」對照，量測 ground bounce、Vrail droop 與錯誤率的差異（ASCII 強化版）
🎯 實驗目的
- 證明：地不是0，回流斷才是噪聲大頭
- 證明：共同阻抗會把雜訊從一區傳到全板
- 驗證：加 return via / 修跨縫 / 改回路，可大幅降低錯誤尾巴
🧰 器材（教學友善）
• 示波器（短地彈簧/差動探棒更佳）
• 可產生 SSO 的數位負載（FPGA/MCU 多腳同切換）
• 可控負載 step（看 droop）
• 兩種 layout/改版（或同板飛線/銅箔補回流做對照）
🔧 實驗架構與做法
A) baseline（故意做“回流不良”）
- 讓某條高速訊號跨平面分割/回流繞路
- 量：接收端波形、ground bounce、EMI/錯誤率（至少 CRC）
B) 修回流（加 return via/補銅讓參考連續）
- 讓回流能貼著訊號走
- 重測同指標 預期： 👉 波形更乾淨、bounce 下降、錯誤率下降
C) 共同阻抗對照（把大電流 return 繞開敏感區）
- 讓 power return 不再穿過敏感參考地
- 重測 預期： 👉 敏感區噪聲顯著下降
🧠 本單元一句話
🔌⚫ 電源與接地的整體策略不是切地，而是設計電流路徑：分區隔離能量、共同阻抗最小化、回流連續、PDN 阻抗受控、I/O 與 chassis 以控制性連接收尾。你讓電流有路走、讓參考點不亂跳，高速系統才會穩。
