出一張嘴做IC
含有「出一張嘴做IC」共 18 篇內容
全部內容
發佈日期由新至舊
付費限定
數位IC設計第一品牌
2024/12/28
[Verilog] 10分鐘由淺入深看懂 clock gating (6) -clk gating efficiency
到了最後一個階段, 我們做了這麼多CG cell insertion後, 要怎麼知道到底是不是對Design有幫助的呢? 是否有個rule又或是量化的數據來解釋說CG的效果如何 在下面這篇paper中提到了幾種觀測CG cell efficiency的方法 J. Srinivas, M
#
IC設計
#
icg
#
lowpower
喜歡
留言
數位IC設計第一品牌
2024/12/16
[Verilog] 10分鐘由淺入深看懂 clock gating (5) - CG synthesis
前面文章曾經提到說, 除了我們在寫rtl當下直接撰寫加入的cg cell外, 實際上我們有些clk gating cell是靠tool自己幫忙插的, [Verilog] 10分鐘由淺入深看懂 clock gating -2 那麼tool是怎麼判斷說哪邊要插gating cell的呢?
#
IC設計
#
Verilog
#
icg
15
留言
數位IC設計第一品牌
2024/12/11
[Verilog] 10分鐘由淺入深看懂 clock gating (4) - timing check
前面文章提到過clk gating check實際上就是在check gating cell的enable訊號 檢查enable的timing是否能滿足STA的check, 不過不知道各位有沒有發現到, 這條path看起來很單純呀而且我還用上了latch大法, 可能讓訊號走完1整個cycle
#
IC設計
#
clock
#
gating
25
留言
數位IC設計第一品牌
2024/12/02
[Verilog] 10分鐘由淺入深看懂 clock gating (3) - latch based CG
由於前篇提到說純的logic gate 的CG cell有些先天上的缺點在, 像是enable output 必須在指定的區間內才能trigger, 這也使的這條path上的timing變得更嚴苛, 因此就開發出了一個新的架構來解決上述的問題, 也就是大家常看到的latch based的cl
#
cg
#
clock
#
gating
33
留言
付費限定
數位IC設計第一品牌
2024/11/27
[Verilog] 10分鐘由淺入深看懂 clock gating (2) - gating constraint
介紹完了基本的概念後, 這邊來看個例子, 以and gated的CG來說 ,clk_enable 訊號由前一級的reg輸出(1) , 經由Q輸出en後落在clk負緣的時候toggle (2), 下一個cycle的clk即會被鎖在0 (3) 對於or based的來說 clk_en
#
icg
#
lowpower
#
STA
1
1
數位IC設計第一品牌
2024/11/15
[Verilog] 10分鐘看懂CDC的2DFF
上篇文章提到說 由於STA的設計上沒辦法去檢查不同clk domain的兩個register之間timing是否可以滿足所需, 因為沒有一個比較的基準點, 所以需要
#
Verilog
#
STA
#
CDC
12
2
eating LIN
喜歡
作者好,想請教在講解 req 最短要拉多久的第一張圖。 為什麼在 clk1 第 3 個 clk edge 所採樣到的 是 o.o.x, 不是 o 或 x
數位IC設計第一品牌
2024/11/04
[Verilog] 該不會有Verilog世界裡的leetcode ?? HDLBits !!
想要跨入Verilog的領域時 總是發現好像不像c code一樣有滿滿的資源 對於新手來說必須要先了解甚麼是design甚麼又是testbench 要怎麼在tesebench中產出stimulate及比對最後output的bit ture 可能在很多人想跨入時,發現這個的門檻極高,就直接放棄
#
HDLbits
#
Verilog
#
IC設計
15
留言
付費限定
數位IC設計第一品牌
2024/10/28
[Verilog] STA分析 - setup / hold violation 怎麼workaround
前面探討完setup time / hold time violation的原因跟解法, 來更進一步探討一下現實面, 實際ic design中, 我們有可能會碰到一個狀況, synthesis過後path出現了setup time violation 或 hold time violatio
#
STA
#
IC設計
#
Verilog
1
1
付費限定
數位IC設計第一品牌
2024/10/21
[Verilog] 10分鐘看懂IC design的low power design - 2 (原創)
Voltage island 字面上的意思為電壓島, 概念上是把不同function的module給予不同的driving volatge 然而在ic design中有個rule, driving voltage 越高就能讓logic動的越快 也就是說,當你希望邏輯運算的越快,原則上就需
#
mtcmos
#
low
#
power
1
留言
付費限定
數位IC設計第一品牌
2024/10/19
[Verilog] 10分鐘看懂IC design的low power design - 1 (原創)
對於現在的IC來說, 除了追求性能外另外一個重點就是如何降低工耗, 以APPLE 最新的A18 Core來說對比A16的power consumption降低了35%, 那對於ic design的過程中有甚麼手法有機會讓chip的功耗降低呢 在這邊來探討一下 以現今主流的low p
#
low
#
power
#
lowpower
2
1