付費限定

[Verilog] 10分鐘看懂IC design的low power design - 2 (原創)

更新於 發佈於 閱讀時間約 7 分鐘


  1. Voltage island

字面上的意思為電壓島,

概念上是把不同function的module給予不同的driving volatge

然而在ic design中有個rule, driving voltage 越高就能讓logic動的越快

也就是說,當你希望邏輯運算的越快,原則上就需要給他越大的電壓,造成較大的耗電

當fuction面上如果沒有高速運算的需求,則給他較低的電壓,即可達成省電的效果

以下圖為範例

cpu上切成一塊一塊不同功能的block

2個high-performance cores

4個high-efficency cores

1個usb controller

6個gpu cores

因為各個function所需最快的clk period皆不同

以usb來說data的吞吐量一定遠小於cpu和gpu

因此如果和cpu使用一樣的driving voltage就會產生多餘的耗電

以high performance cpu和gpu來說

資料運算晾一定非常的大,因此必須提供他最高的driving volatge,好確保data運算的效能無虞

以effifiency cpu來說

功能上的配置可能希望達到一個power和算力的平衡,運作在較輕載的場景下,因此不用給到像high performance cpu一樣的電壓即可滿足spec

raw-image


因此voltage island最大的精神就在說

不希望所有的module都用一樣的driving voltage,因為實際上並不是所有的module在使用上都需要有一樣的throghput,因此可以根據module的特性給予他足夠的driving voltage即可


  1. DVFS

DVFS 全名為 dynamic voltage and frequency scaling

意思為對於電壓及頻率上根據不同的場景做一個動態的切換調整

前面voltage island提到說,

high performance cpu因為需要運算龐大的資料量所以需要給他一個較高的driving volatge,好讓他可以在高頻下正常運作,假設為Vhp=0.9V配工作頻率1200MHz

但是應用上不不會永遠都會需要這種極端的運算能力,

有時候只是單純觀看影片或玩輕載的遊戲時,或許只需要他最高算力的一半而已

因此這時候給他0.9V,1200MHz極為效能過剩,

有沒有機會不要殺雞用牛刀呢

這時除了用high efficiency core之外還有個方法

就是我們嘗試降地它的driving voltage和frequency

可能只需要給他0.75V和800MHz即可滿足目前的需求

因此就省下了效能過剩導致的供電浪費

因此當voltage island和DVFS都應用於設計中時,

上圖的範例看起來可能就會變成這樣

每個block不僅僅只有各自的供電,還可以依據不同的使用狀況調整所需的供電

raw-image


  1. Multi-Vt

先前如何解hold time violation文章中曾提及過

同樣的製程來說,每個cell都會提供不同type讓使用者作挑選,

其本質上的差異即為製造時對CMOS doping的濃度

製造出不同threshold voltage的cell

速度越快的cell有著耗電越大的特性

raw-image


這樣的話,我想省電是不是全部都用HVT type的cell就好?


答案是理論上確實是這樣沒錯,

但是有個很重要的關鍵,

前面提到說DVFS可以根據不同的場景做電壓和頻率的挑選,

在ic deisgn中cell的driving voltage越高可以跑得越快

因此如果我的DVFS定的不合哩,讓cell處於一個低壓卻要跑高頻的時候,

此時的cell type就會因為要滿足setup time / hold time sign off的需求

被迫使用Low Vt的cell,藉由將低Cell的反應時間來盡可能的滿足timing 需求,

因此為了要達到真正的省電,DVFS各個檔位和頻率的選擇非常重要,

沒有選好會出現代償效應,靠Multi-Vt的方式來解決timing issue


  1. MBFF

MBFF (Multi-bit filp flop) 顧名思義指的是有很多bits的filpflop,

和以往的single bit filpflop不同就是以前如果是宣告 [7:0] reg0 的話,

synthesis tool會利用8顆1bit的filpflop組出這個訊號,

但mbff的樣貌則是只有1顆filpflop但是提供了8bits的儲存空間,

直接從類比的電路去優化了ppa,

讓cell可以共用的部分一起share來降低area及power



想一個小問題

以行動支持創作者!付費即可解鎖
本篇內容共 2719 字、0 則留言,僅發佈於10分鐘看懂IC設計你目前無法檢視以下內容,可能因為尚未登入,或沒有該房間的查看權限。
留言
avatar-img
留言分享你的想法!
avatar-img
數位IC設計第一品牌
68會員
25內容數
數位IC設計第一品牌 從0到1用嘴做IC 觀念大權
2024/12/28
到了最後一個階段, 我們做了這麼多CG cell insertion後, 要怎麼知道到底是不是對Design有幫助的呢? 是否有個rule又或是量化的數據來解釋說CG的效果如何 在下面這篇paper中提到了幾種觀測CG cell efficiency的方法 J. Srinivas, M
Thumbnail
2024/12/28
到了最後一個階段, 我們做了這麼多CG cell insertion後, 要怎麼知道到底是不是對Design有幫助的呢? 是否有個rule又或是量化的數據來解釋說CG的效果如何 在下面這篇paper中提到了幾種觀測CG cell efficiency的方法 J. Srinivas, M
Thumbnail
2024/12/16
前面文章曾經提到說, 除了我們在寫rtl當下直接撰寫加入的cg cell外, 實際上我們有些clk gating cell是靠tool自己幫忙插的, [Verilog] 10分鐘由淺入深看懂 clock gating -2 那麼tool是怎麼判斷說哪邊要插gating cell的呢?
Thumbnail
2024/12/16
前面文章曾經提到說, 除了我們在寫rtl當下直接撰寫加入的cg cell外, 實際上我們有些clk gating cell是靠tool自己幫忙插的, [Verilog] 10分鐘由淺入深看懂 clock gating -2 那麼tool是怎麼判斷說哪邊要插gating cell的呢?
Thumbnail
2024/12/11
前面文章提到過clk gating check實際上就是在check gating cell的enable訊號 檢查enable的timing是否能滿足STA的check, 不過不知道各位有沒有發現到, 這條path看起來很單純呀而且我還用上了latch大法, 可能讓訊號走完1整個cycle
Thumbnail
2024/12/11
前面文章提到過clk gating check實際上就是在check gating cell的enable訊號 檢查enable的timing是否能滿足STA的check, 不過不知道各位有沒有發現到, 這條path看起來很單純呀而且我還用上了latch大法, 可能讓訊號走完1整個cycle
Thumbnail
看更多
你可能也想看
Thumbnail
「欸!這是在哪裡買的?求連結 🥺」 誰叫你太有品味,一發就讓大家跟著剁手手? 讓你回購再回購的生活好物,是時候該介紹出場了吧! 「開箱你的美好生活」現正召喚各路好物的開箱使者 🤩
Thumbnail
「欸!這是在哪裡買的?求連結 🥺」 誰叫你太有品味,一發就讓大家跟著剁手手? 讓你回購再回購的生活好物,是時候該介紹出場了吧! 「開箱你的美好生活」現正召喚各路好物的開箱使者 🤩
Thumbnail
Voltage island 字面上的意思為電壓島, 概念上是把不同function的module給予不同的driving volatge 然而在ic design中有個rule, driving voltage 越高就能讓logic動的越快 也就是說,當你希望邏輯運算的越快,原則上就需
Thumbnail
Voltage island 字面上的意思為電壓島, 概念上是把不同function的module給予不同的driving volatge 然而在ic design中有個rule, driving voltage 越高就能讓logic動的越快 也就是說,當你希望邏輯運算的越快,原則上就需
Thumbnail
數位IC裡我們關注的都是0或1, 大家都知道電腦是0101在做二進位的運算, 在晶片裡又是怎麼做到的? 實際上我們在設計晶片時,會給他一個VDD跟GND, VDD-GND給的是預期的Driving volatge, 像是5V或9V 以5V為例 0或1物理上就是目前的電壓靠近0V或5
Thumbnail
數位IC裡我們關注的都是0或1, 大家都知道電腦是0101在做二進位的運算, 在晶片裡又是怎麼做到的? 實際上我們在設計晶片時,會給他一個VDD跟GND, VDD-GND給的是預期的Driving volatge, 像是5V或9V 以5V為例 0或1物理上就是目前的電壓靠近0V或5
Thumbnail
近日 Intel 宣布推出第 13 代 Core i9-13900KS 處理器,將運作時脈一口氣提升至 6.0GHz,標榜成為地表上最快的桌上型 PC 處理器。2023 年正值 CPU 改朝換代之際,最新推出的 Intel 第 13 代相較上一代核心數更多、時脈更快,效能更高。
Thumbnail
近日 Intel 宣布推出第 13 代 Core i9-13900KS 處理器,將運作時脈一口氣提升至 6.0GHz,標榜成為地表上最快的桌上型 PC 處理器。2023 年正值 CPU 改朝換代之際,最新推出的 Intel 第 13 代相較上一代核心數更多、時脈更快,效能更高。
Thumbnail
科技,始終來自於人性。我們想要的便利,造就了更快速更有效率機器,運用 GPU, CPU, 3D 封裝提升運算能力,再搭配 DDR5, SSD 擴展讀寫速度,PMIC 與水冷系統加強電能效率與散熱,並且需要儲能方案,讓生活繼續往前行!
Thumbnail
科技,始終來自於人性。我們想要的便利,造就了更快速更有效率機器,運用 GPU, CPU, 3D 封裝提升運算能力,再搭配 DDR5, SSD 擴展讀寫速度,PMIC 與水冷系統加強電能效率與散熱,並且需要儲能方案,讓生活繼續往前行!
Thumbnail
某位網友提出了一個疑問: "我目前都是照著晶片的型號上網找datasheet,但大部分我查到的晶片datasheet都沒有詳細寫出功耗,請問一般大家在做模擬的時候是怎麼得到這些資訊的呢? "
Thumbnail
某位網友提出了一個疑問: "我目前都是照著晶片的型號上網找datasheet,但大部分我查到的晶片datasheet都沒有詳細寫出功耗,請問一般大家在做模擬的時候是怎麼得到這些資訊的呢? "
Thumbnail
在這兩篇曾經提過PCB Layout對於晶片溫度有著不小的影響: IC的熱相關參數: 熱傳遞路線與THERMAL METRIC IC的熱相關參數: 熱阻與熱特性參數 這篇透過3種狀況來比較其表現,分別是: 載入真實線路,等效熱傳導係數,以及一整塊FR-4,分別對應Rjb從大到小,讓大家用模擬感受一下
Thumbnail
在這兩篇曾經提過PCB Layout對於晶片溫度有著不小的影響: IC的熱相關參數: 熱傳遞路線與THERMAL METRIC IC的熱相關參數: 熱阻與熱特性參數 這篇透過3種狀況來比較其表現,分別是: 載入真實線路,等效熱傳導係數,以及一整塊FR-4,分別對應Rjb從大到小,讓大家用模擬感受一下
Thumbnail
先進製程 : 用奈米數表示IC的生產技術等級(Technology Node), 業界稱7奈米以下的為先進製程 先進封裝 : 將 CPU、GPU、DRAM等IC利用3D堆疊進行封裝成一顆晶片 ■半導體元件分類 半導體封裝針對各式元件需求,有著不同的封裝型式; 因此 , 在探討封裝前 ●晶片尺寸定義
Thumbnail
先進製程 : 用奈米數表示IC的生產技術等級(Technology Node), 業界稱7奈米以下的為先進製程 先進封裝 : 將 CPU、GPU、DRAM等IC利用3D堆疊進行封裝成一顆晶片 ■半導體元件分類 半導體封裝針對各式元件需求,有著不同的封裝型式; 因此 , 在探討封裝前 ●晶片尺寸定義
追蹤感興趣的內容從 Google News 追蹤更多 vocus 的最新精選內容追蹤 Google News