sync rst 和 async rst reg 在rtl上只有差在always block的condition不同,但是在合成上卻是兩種不同type的register,有著不同的優缺

sync reset reg :

always @ (postedge clk) begin
	if (!rs

學習

職場

音樂藝文

以行動支持創作者！付費即可解鎖

軟體開發

IC面試專班

數位IC設計第一品牌
從0到1用嘴做IC
觀念大權

數位IC設計第一品牌

[Verilog] synchronus reset vs asyncronus reset reg

clk skew 和 clk jitter差別是甚麼?



clk skew 指的是兩顆reg 因為clk 到達的時間不同

導致雖然後是屬於於同一個cycle的行為

卻會有先到後到的問題

通常成因為

wire length 

cell delay 

clock distribution