IC面試專班
5私密內容
面試要gg惹
全部內容
免費與付費
最新發佈優先
付費限定
前面探討完setup time / hold time violation的原因跟解法,
來更進一步探討一下現實面,
實際ic design中,
我們有可能會碰到一個狀況,
synthesis過後path出現了setup time violation 或 hold time violatio
付費限定
上一篇內容提到說,
hold time violation的成因是因為訊號源在clk trigger edge後太快就開始要變化成新的value,
導致reg在還沒完全把data取樣下來時他的input端口就開始震動,
可能會導致reg在抓data時出現問題,雖然預期要鎖到1但是最後卻因為in
付費限定
上一篇內容提到說register取樣時需要刻意地維持訊號源的stable,
才不會讓register取樣時出現問題,
那如果我真的發生了上述的violation要怎麼處理呢?
setup time violation和hold time violation的解法一致?
在這邊詳細的說明一
付費限定
clk skew 和 clk jitter差別是甚麼?
clk skew 指的是兩顆reg 因為clk 到達的時間不同
導致雖然後是屬於於同一個cycle的行為
卻會有先到後到的問題
通常成因為
wire length
cell delay
clock distribution
付費限定
sync rst 和 async rst reg 在rtl上只有差在always block的condition不同,但是在合成上卻是兩種不同type的register,有著不同的優缺
sync reset reg :
always @ (postedge clk) begin
if (!rs
作者好，
對於 Asynchronous Reset 第5點 [ reset 訊號介入data path的timing,對於setup/hold time check較容易收斂一些 ] 的意思不太清楚，為什麼會有這樣的影響，可以請教你嗎？感謝
