-而是用一顆可控電阻（Pass 元件）把多餘電壓變成熱，換來乾淨、低噪、快速且可預期的電源
🎯 單元目標
完成本單元後，你將能夠：
- 建立 LDO 的系統世界觀：它是「噪聲清道夫」與「最後一哩穩壓器」
- 理解 dropout 的本質：不是數字，是 pass 元件「已經撐到極限」
- 用工程直覺掌握取捨：效率、熱、PSRR、noise、瞬態、穩定性
- 看懂為什麼 LDO 會不穩、為什麼輸出電容常決定成敗
- 知道 LDO 在 RF/類比/數位電源樹中該放哪、怎麼搭配 DC–DC
🧭 一句話總結（超核心）
👉 LDO 是高增益回授系統，控制 pass 元件讓 Vout 精準穩定；它把 (Vin−Vout)·I 直接變成熱，換來低噪與一定頻段內的 PSRR，所以常放在 DC–DC 後面當後級清潔穩壓。
🧑🎓 初學者先讀：先記住這 8 句就能上路
- LDO = 放大器 + 可控閥門（pass 元件）：看 Vout，決定閥門開多大。
- 它「很乾淨」是因為它不切換：沒有 DC–DC 那種 switching spur。
- 它「很熱」是因為差額全變成熱：Ploss = (Vin−Vout)·Iout。
- dropout 不是神秘規格：是 pass 已經「全開」還撐不住。
- PSRR 不是全頻都強：低頻常較強，高頻常變弱。
- 穩不穩常常看 Cout/ESR：亂換電容容易振。
- 大壓差+大電流不要硬用 LDO：除非你願意做散熱、接受效率低。
- 最常見實務：DC–DC 先轉效率，LDO 再做最後一哩清潔。
🧠 二、LDO 的骨架直覺：它其實是「放大器 + 可變電阻」
典型方塊圖：Vin -> [Pass 元件] -> Vout -> Load
^
|
[Error Amp]
^
|
Vref + 分壓回授
- Pass 元件可能是 PMOS / NMOS / BJT
- 你把它想成「可控電阻 / 可控閥門」就對了
- **Error Amp（誤差放大器）**做的事：
👉 比較「Vout（分壓後）」與「Vref」，調整 pass 開度，讓 Vout 回到目標
🧠 三、Dropout 的真正意思：不是「規格」，是「閥門已開到底」
當 Vin 越來越接近 Vout：
- pass 必須開更大來維持輸出
- 到某一點它已經全開（Rds(on)/Vce(sat) 撐到極限）
- 再低的 Vin 就撐不住 → Vout 開始跟著掉
直覺圖：
Vin : ─────────\_____
Vout: ─────────\_____
^ dropout onset
✅ 工程一句話：
👉 Dropout = LDO 沒有「控制餘裕」了，只能被動跟著 Vin 走。
Dropout 會受這些影響：
- pass 型態（PMOS 常見低 dropout）
- Iout（越大越容易提前到 dropout）
- 溫度（導通能力、Rds(on) 都會變）
🧠 四、效率與熱：你在用「熱」付費
最重要的一句：
👉 Ploss = (Vin − Vout) · Iout
直覺：
Vin ----[ LDO ]---- Vout
差額 (Vin−Vout)*Iout => 全變成熱
工程含義：
- Vin 高很多 + Iout 大 → 一定很熱（物理必然）
- LDO 適合：差壓不大 / 電流不大 / 你真的需要低噪與乾淨
- LDO 不適合：大壓差 + 大電流（除非你接受低效率與散熱設計）
🧠 五、PSRR 的工程意義：LDO 只在「某些頻段」有效
PSRR 直覺：
👉 輸入的紋波/雜訊，有多少被擋掉，不讓它跑到輸出。
但 PSRR 不是常數：
- 低頻：回授增益高 → PSRR 常較好
- 中高頻：回授能力下降 → PSRR 變差
- 更高頻：寄生耦合主導 → 擋得有限
概念曲線：
PSRR(dB)
^ 高 _______
| / \
| / \____
+----------------------> f
低頻 中頻 高頻
✅ 重要結論：
👉 DC–DC 的 switching ripple（fsw 與諧波）能不能被 LDO 擋住，要看 LDO 在那個頻率點的 PSRR。
🧠 六、Noise：為什麼 RF/ADC/PLL 旁邊愛用 LDO？
LDO 的典型優勢：
- 輸出噪聲低（尤其 low-noise LDO）
- 沒有 switching spur（對 PLL/VCO/ADC/音訊友善）
- 常用來做「敏感 rail 的隔離與清潔」
但也要知道代價：
- 超低噪版本常更挑 Cout、補償更嚴、瞬態可能更保守
- 有些會用較高 Iq 換低噪（看應用取捨）
🧠 七、LDO 為什麼會不穩？（最常見踩雷）
LDO 本質是回授系統，不穩通常來自：
- Cout/ESR 改變極點/零點位置（最常見）
- 負載電流變動 → pass gm 改變 → 迴路特性漂移
- 佈線寄生造成額外相位延遲
- datasheet 要求 Cout/ESR 範圍，你不照做就振
波形直覺：
穩： ──\____/──
抖： ──\_/\/\_/──
震： ──/\/\/\/\/──
✅ 基本守則：
👉 LDO 不是「隨便接顆電容」，要照 datasheet 的 Cout/ESR/佈局規則。
🧠 八、LDO 在系統中的位置：電源樹的「最後一哩」
最常見電源樹：
12V/USB
|
[Buck] -> 3.8/3.6/3.3V（效率）
|
[LDO] -> 低噪/隔離（清潔）
|
RF / PLL / ADC / Audio / Sensor
工程直覺：
👉 Buck 解決效率與大功率，LDO 解決乾淨與隔離。
常見配置：
- SoC：digital core 用 DC–DC，analog/RF 用 LDO
- RF 前端：PLL/VCO 幾乎一定吃乾淨 LDO
- 高精度 ADC：reference 與 analog rail 常用 LDO
🧾 九、一句話記住本單元
👉 LDO 是回授控制的線性穩壓器：用 pass 元件把 (Vin−Vout)·I 變成熱，換取低噪與一定頻段 PSRR；dropout = 控制餘裕耗盡；穩定性高度依賴 Cout/ESR；實務上常放在 DC–DC 後做「最後一哩清潔」。
🔬 電子學實驗題（89/120）
實驗名稱
LDO 實務量測：Dropout、效率/熱、PSRR（近似觀察）、穩定性與輸出電容踩雷測試（完整強化版）
🎯 實驗目的
- 量 dropout：Vin 下降時 Vout 何時撐不住
- 驗證熱代價：Ploss = (Vin−Vout)·Iout
- 觀察 Cout/ESR 對穩定性的影響（ringing/震盪）
- 建立 PSRR 直覺：輸入紋波被抑制的程度（近似量測）
🧰 實驗器材
- LDO 模組/小板（3.3V 或 1.8V）
- 可調 Vin 電源
- 電子負載（或電阻負載）
- 示波器（短地彈簧）
- 不同 Cout：電解（高 ESR）/陶瓷（低 ESR）/聚合物（中低 ESR）
- 溫度量測（可選）
- PSRR 近似：函數產生器 + 注入電阻（可選）
🔧 接線 ASCII 圖
Vin -> [LDO] -> Vout -> Load
|
Cout (可更換)
🔧 實驗步驟
A) Dropout 測試：找「控制餘裕耗盡點」
- 固定 Iout（例：100mA，再測 300mA）
- Vin 從高往下慢慢降
- 記錄 Vout 何時開始跟著掉
- dropout ≈ Vin − Vout（開始失守那點）
📊 預期：Iout 越大，dropout 越大、越早失守。
B) 熱與效率：用兩個 Vin 對比最直覺
- 固定 Vout、固定 Iout
- 兩種 Vin：
- Vin 接近 Vout（例：3.6→3.3）
- Vin 高很多（例：5→3.3）
- 比較溫升/效率
📊 預期：高壓差溫升顯著增加；效率直覺約 ≈ Vout/Vin。
C) 穩定性踩雷：換 Cout 看 ringing/震盪
- 先用 datasheet 建議 Cout
- 換純陶瓷低 ESR 或改變容量
- 做 load step（例：50mA→200mA）觀察回復波形
- 記錄哪個 Cout 造成振鈴/震盪
📊 預期：有些 LDO 對 ESR 很敏感；也有新型 LDO 對低 ESR 很友善。
D) PSRR 近似觀察（可選進階）
- 在 Vin 疊加小 AC（例：100mVpp 正弦）
- 量 Vin ripple 與 Vout ripple
- 比較衰減比
- 掃頻率（1k/10k/100k）看趨勢
📊 預期：低頻抑制好；頻率越高抑制變差。
❓思考問題（5 題）＋解析
- 為什麼大壓差大電流必熱？
→ Ploss=(Vin−Vout)·Iout，差額只能變熱。 - dropout 為何隨 Iout 變大？
→ 電流大需要更大導通，pass 越快全開、越早失去餘裕。 - PSRR 為何非全頻都強？
→ 回授增益與頻寬有限，中高頻控制力下降、寄生路徑主導。 - 低 ESR 陶瓷為何可能讓 LDO 不穩？
→ 某些補償依賴 ESR 零點；ESR 太低零點移動/消失，PM 下降。 - 為何 DC–DC 後接 LDO？
→ DC–DC 做效率/大能量轉換；LDO 做最後一哩降噪/隔離。
🧠 工程結論
LDO 的價值是「乾淨、可預期、好隔離」，代價是「熱與效率」。
真正的實務不是二選一，而是把 DC–DC + LDO 串成電源樹，讓每一段做它最擅長的事。
