— 而是：電源噪聲會不會穿透到敏感電路，變成相位雜訊、抖動、底噪、失真、誤碼率
🎯 單元目標
完成本單元後，你將能夠：- 用「系統污染路徑」理解 PSRR：噪聲如何從電源進入電路輸出
- 分辨 PSRR 與 ripple / noise / transient 的關係（避免混在一起）
- 理解 PSRR 必然是頻率函數：低頻靠回授、高頻靠寄生
- 知道為什麼 datasheet PSRR 曲線常跟你實測不同（layout/測點/負載/模式）
- 用工程流程判斷：某顆 LDO/放大器/PLL 在你的 fsw 與諧波頻帶到底夠不夠擋
🧭 一、先給一句話總結（超核心）
👉 PSRR（Power Supply Rejection Ratio）描述：輸入電源小變動（ΔVin）有多少會變成輸出變動（ΔVout 或等效輸出誤差）。
它不是常數，而是頻率與工作條件的函數：
- 低頻主要由回授抑制
- 高頻主要由寄生耦合與物理路徑決定 所以你不能拿「1 kHz 的 PSRR」去幻想能擋住「2 MHz 的 DC–DC spur」。
🧑🎓 初學者先讀：先記住這 8 句就夠用了
1. PSRR = 抗污染能力：電源上的噪聲有多少會「漏」到輸出。
2. PSRR 越大越好（dB 越高抑制越強），但只對「特定頻率」有效。
3. 低頻靠回授：放大器還追得上，就能壓噪聲。
4. 高頻靠物理：寄生電容、地彈跳、走線耦合會把噪聲直接送過去。
5. PSRR ≠ 低噪聲：PSRR 擋外來；元件自己也會產生 output noise。
6. PSRR ≠ 瞬態：瞬態是負載突變供能問題；PSRR 是輸入噪聲穿透問題。
7. datasheet 看起來神，實測很普通，通常是量測方式與 layout 讓噪聲走旁路。
8. 工程重點：對齊你的 DC–DC fsw/諧波與敏感頻帶，再用去耦/佈局把旁路堵死。
🧠 二、PSRR 的正確直覺：它在描述「污染穿透率」
把語言翻成工程直覺：
- Vin 上有 ripple / noise / spur（來自 DC–DC、時脈、數位切換）
- 你希望 Vout 乾淨
- PSRR 就是在問： 👉 Vin 的噪聲有多少比例穿到 Vout？
概念式（直覺版）
👉 ΔVout ≈ ΔVin /（抑制倍率）
dB 換成倍率（你要會一眼換算）
- PSRR = 60 dB → 抑制倍率 ≈ 1000（因為 20log₁₀(1000)=60）
- 所以理想化：Vin 100 mV ripple → Vout 約 0.1 mV ripple ⚠️ 但注意：只在那個頻率、那個條件成立。
🧠 三、PSRR 為什麼一定是頻率函數？（最該背的直覺）
3.1 低頻：回授是主角（Error Amp 還有力）
低頻時回授追得上，能把誤差慢慢修回來：
👉 PSRR 通常很高（擋得住）。
3.2 中頻：回授開始喘（增益下降、相位落後）
頻率上升後放大器增益下降、相位落後加劇：
👉 PSRR 開始下降。
3.3 高頻：寄生耦合當家（你已經不是在控制，是物理傳遞）
再更高頻時，噪聲會走這些路徑：
- pass 元件寄生電容
- 走線耦合
- ground bounce（地彈跳）
- 封裝寄生
ASCII（高頻耦合直覺）：
Vin ---||--- Vout
(寄生電容路徑)
✅ 工程結論：
👉 高頻 PSRR 不靠控制迴路，靠 layout/去耦/隔離/寄生控制。
🧠 四、PSRR 跟哪些東西最常被混淆？（拆乾淨）
4.1 PSRR ≠ Output Noise（元件本身噪聲）
- PSRR：擋外來噪聲（Vin → Vout）
- Output noise：元件自己製造的噪聲（LDO/OpAmp 本身） 👉 可能 PSRR 很高但自身噪聲大；也可能自身噪聲小但 PSRR 擋不住 fsw。
4.2 PSRR ≠ Transient response（負載瞬態）
- 瞬態：負載突變造成能量不足、回復行為
- PSRR：輸入噪聲穿透到輸出 👉 都會讓 Vout 變動，但來源不同、解法不同。
4.3 PSRR ≠ EMI
- EMI：輻射/傳導干擾
- PSRR：供電噪聲穿透抑制能力 👉 EMI 常會「污染 Vin/地」，進一步讓 PSRR問題更難。
🧠 五、為什麼 datasheet PSRR 很神，你實測卻普通？（超實務）
常見原因（真實世界）：
1. 量測方法錯
- 長地線＝天線，量到 ground bounce，不是 Vout 真噪聲
2. layout 讓噪聲走旁路
- 高頻噪聲從地/走線耦合進輸出，直接繞過元件本體 👉 PSRR 再高也擋不住「繞路注入」。
3. 工作條件不同（Iload / Vin / 溫度 / 模式）
- 例如前級 DC–DC 輕載進 PFM，頻譜變了，結果也變
4. datasheet 是小信號注入
- 現場常是大 spur、尖峰、非線性、混頻後噪聲 → 結果不同
✅ 工程直覺：
👉 datasheet PSRR 是「元件本體能力」，但系統噪聲常走「旁路路徑」。
你要做的是用 去耦與佈局把噪聲逼回元件本體，PSRR 才有意義。
🧠 六、PSRR 在高科技系統會造成哪些真後果？
6.1 PLL / VCO：相位雜訊上升
供電噪聲調變偏壓/控制電壓 → 相位雜訊變差
結果：LO purity 下降、EVM 變差、BER 上升
6.2 ADC / DAC：底噪上升、ENOB 下降
噪聲進到 reference/前端 → 等同把雜訊加到訊號
結果：SNR 下降、ENOB 下降
6.3 Op-Amp / Audio：嗡聲、失真、互調
ripple 被轉成輸出誤差 → hum / tone / intermod
6.4 高速數位：抖動變大、timing margin 被吃掉
供電噪聲造成 delay/threshold 漂移 → jitter 增加 → timing 更難收斂
🧠 七、如何判斷「PSRR 夠不夠」？（可落地選型流程）
Step 1：抓你的噪聲頻帶（先看來源）
- DC–DC fsw 是多少？（例：2 MHz）
- 諧波在哪？（4、6、8 MHz…）
- 是否 PFM/burst？有沒有 1~20 kHz 低頻 spur？
Step 2：抓敏感電路最怕的頻帶（先看受害者）
- PLL/VCO：常怕低頻～中頻供電噪聲（轉成相位雜訊）
- ADC：怕 reference 與前端供電噪聲
- Audio：怕 50/60 Hz、低頻 spur
Step 3：查 PSRR 曲線「在那些頻率」的數值
- 不要只看 1 kHz 的漂亮數字
- 要看 fsw 附近 + 你真正 spur 出現的頻帶
Step 4：堵住旁路路徑（不然 PSRR 白談）
- FB/敏感節點遠離 SW node
- 去耦電容貼 pin（尤其高頻小電容）
- 地回路短且乾淨（分區/單點匯流視系統）
- 必要時 RC/LC 濾波 + LDO 後級隔離
✅ 工程結論：
👉 PSRR = 元件能力 + 你的佈局/去耦/電源樹共同完成。
🧾 八、一句話記住本單元
🛡️ PSRR 的真正工程意義：
👉 它描述供電噪聲從 Vin 穿透到 Vout（或輸出誤差）的抑制能力，且必然隨頻率與工作條件改變；低頻靠回授，高頻靠寄生與 layout，所以選型必須對齊你的 DC–DC fsw/諧波與系統敏感頻帶，並用去耦與佈局把噪聲逼回「可被 PSRR 處理的路徑」。
🔬 電子學實驗題（90/120）
實驗名稱
PSRR 實務量測與系統污染路徑驗證：頻率掃描、模式切換（PWM/PFM）、layout/去耦影響比較（完整強化版）
🎯 實驗目的
1. 用可重複方法量測 PSRR 的「頻率依賴」
2. 觀察 PWM vs PFM 對輸出 spur 差異（PSRR 不是唯一因素）
3. 驗證旁路耦合：同一顆 LDO，layout/去耦不同結果差很大
4. 建立判讀：哪些頻帶最危險、如何用濾波/LDO/佈局降低
🧰 實驗器材
- LDO 模組（或含 LDO 的板）
- Vin 電源
- 函數產生器（疊加正弦紋波）
- 注入電阻 Rin（1Ω~10Ω，視電流而定）
- 示波器（短地彈簧/差動探棒更佳）
- 不同去耦電容（0.1µF、1µF、10µF）
- 若可：頻譜分析或示波器 FFT
🔧 接線 圖（小信號注入概念）
FuncGen ~~~>--[Rin]--+-- Vin (LDO輸入)
|
[Cin]
|
GND
Vin -> [LDO] -> Vout -> Load
量測點：
CH1：Vin ripple（靠近 LDO 輸入 pin）
CH2：Vout ripple（靠近 LDO 輸出 pin/負載端）
🔧 實驗步驟（完整）
A) 頻率掃描：PSRR 是曲線不是數字
1. LDO 正常工作（固定 Iload）
2. Vin 疊加小正弦（50~100 mVpp）
3. 掃頻：100 Hz → 1 kHz → 10 kHz → 100 kHz → 1 MHz（能做到多少算多少）
4. 每個頻點記錄：Vin ripple 與 Vout ripple
📊 預期：
- 低頻抑制好（Vout ripple 明顯小）
- 頻率越高抑制變差（Vout ripple 上升）
✅ 解析：
低頻靠回授；高頻寄生耦合：
Vin ---||--- Vout
B) 模式切換（若前級是 DC–DC）：PWM vs PFM 的 spur
1. DC–DC 當 Vin，再接 LDO
2. 輕載讓 DC–DC 進 PFM（若可）
3. 重載回 PWM
4. 看 Vout ripple/FFT
📊 預期：
PFM 常出現低頻 burst spur；即使某些頻點 PSRR 高，也可能因頻譜落在敏感帶而造成可量化干擾。
✅ 解析：
👉 PSRR 只描述「穿透」，但噪聲落在哪個頻帶才決定你痛不痛。
C) 去耦與量測方式：抓出旁路路徑
1. 改 Cin/Cout 位置與組合（貼 pin vs 拉遠）
2. 短地彈簧量測 vs 長地線量測
3. 比較差異
📊 預期：
- 量測方式/佈局改動可能造成巨大差異
- 長地線常讓你誤判 PSRR 很差（其實是 ground bounce）
✅ 解析：
真實高頻噪聲常繞過 LDO，本質是「旁路注入」，要用 layout/去耦堵住。
❓思考問題（5 題）＋解析
1. 為什麼不能用 1 kHz PSRR 判斷能否擋 2 MHz ripple？
→ PSRR 隨頻率變，2 MHz 往往回授無力、寄生主導。
2. 為什麼 PFM 常讓敏感系統更痛？
→ 低頻 burst spur 落入 PLL/Audio/控制電壓敏感帶。
3. 為什麼 layout 會讓實測比 datasheet 差？
→ 噪聲走地彈跳/耦合旁路，繞過 LDO 控制路徑。
4. PSRR 高就一定很乾淨？
→ 不一定，還看元件 output noise 與負載瞬態。
5. 最常見的 PSRR 工程解法？
→ DC–DC 提效率，LDO 做後級隔離；配合去耦與佈局堵旁路。
🧠 工程結論
PSRR 是「供電噪聲穿透率」，不是炫耀數字。
你要做的是：先抓噪聲頻譜 → 對齊敏感頻帶 → 用 LDO/濾波/去耦/佈局把旁路堵死。
這才是高科技系統真正的電源設計思維。
