FOPLP（扇出型面板級封裝）技術研究與投資分析

技術原理與發展趨勢

FOPLP 基本原理與優勢

FOPLP（Fan-Out Panel Level Packaging）是在扇出型封裝的基礎上，將傳統圓形晶圓基板改為方形面板基板來進行晶片封裝。由於面板的可用面積遠大於晶圓，同等面積下可放置的晶片數量大幅增加，可提高約7倍的利用率。實務上，FOPLP 封裝基板的方形基板利用率可達約95%，並具備容納更多I/O接點、更小體積、更高性能以及更低功耗等優勢。傳統的扇出型晶圓級封裝（FOWLP）自2009年商業化，臺積電在2016年率先將其 InFO（整合扇出）技術應用於iPhone 7 A10處理器，加速高I/O數、高性能晶片採用 FOWLP。FOPLP 則將此概念延伸到更大的方形面板上，在同樣單次製程中處理更多晶片，提升生產效率並降低單位成本。根據 Yole Group 的分析，面板級封裝相較晶圓級封裝可節省約20%～30%的成本，特別適用於高產能需求的應用。這些成本優勢主要來自於大面積基板減少切割浪費和單位面積內可同時封裝更多晶片。

與其他先進封裝的比較

目前先進封裝技術可大致分為 Flip-Chip 覆晶封裝、2.5D/3D IC 封裝（如矽中介層的 CoWoS）、以及扇出型封裝等類型。扇出型封裝透過在晶粒周圍重佈線路（Redistribution Layer, RDL）向外「扇出」電路，可突破扇入型封裝 I/O 數量受限的瓶頸，提升I/O密度。傳統 FOWLP 基於圓形晶圓進行封裝，而 FOPLP 則以大型方形面板作為基板。相較之下，2.5D/3D 封裝（如 CoWoS）是在矽中介層上垂直堆疊多顆晶片，以極細微間距互連，能提供最高的訊號密度和性能，適合高階 AI 加速器、HPC 處理器等。然而 2.5D/3D 封裝成本高昂，製程複雜且材料（如矽中介層）昂貴。FOPLP 則提供了成本與性能的折衷：它雖然目前在線寬/線距等指標上尚不及 FOWLP 與 CoWoS（難以達到2.5D 矽中介層的精細線寬），但藉由大面積處理提升了經濟效益。在實際封裝密度上，FOPLP 目前可實現的重佈線寬/線距約15μm等級，適合中等I/O密度的晶片。相比之下，FOWLP（如臺積電 InFO）已可達更細的線寬線距，用於手機應用處理器等高密度晶片，而 2.5D CoWoS 矽中介層線寬更細（幾微米以內），能支援 HBM 高頻寬記憶體等超高I/O整合。總體而言，FOPLP 在封裝尺寸和I/O密度上介於傳統 FOWLP 與 2.5D 封裝之間，但具有單位成本低、面板尺寸可大幅擴充的特色，是對高成本先進封裝的一種平衡。

技術挑戰與演進

未來發展趨勢

在 AI 與高效能運算需求爆發的背景下，FOPLP 技術正重新受到矚目，被視為次世代先進封裝的關鍵選項。全球多家大廠（臺積電、英特爾、三星、日月光等）都在投入相關研發，預期未來幾年 FOPLP 的技術將趨於成熟。臺積電高層曾在2024年表示持續關注 FOPLP，估計再過約三年技術可趨於成熟。

根據 TrendForce 調查，FOPLP 封裝的導入將呈現三種模式發展：

(1) 傳統OSAT封測廠將消費性晶片封裝由傳統封裝轉為 FOPLP，以降低成本；

(2) 晶圓代工與封測廠協力，將高階 AI GPU 等產品的 2.5D 封裝由晶圓級轉為面板級，以擴大單次可封裝面積；

(3) 面板廠商跨足半導體，利用面板產線封裝消費性IC。目前因 FOPLP 的線寬線距仍不足以匹敵最先進的 FOWLP/CoWoS，因此近期應用將以成熟製程、成本敏感的產品為主，如電源管理IC（PMIC）、中低階射頻元件等。

預計自2024年下半年起至2026年，這類消費性IC的 FOPLP 封裝將逐步量產；而大型AI GPU等高階應用則有望在2027～2028年開始走向量產。屆時，FOPLP 封裝尺寸更大、成本更低的優勢將為業界帶來新的機遇，例如可用於封裝整合更多晶粒的超大晶片模組。展望更長遠的未來，FOPLP 還可能結合玻璃基板技術（Glass Substrate Packaging, GSP），以利用玻璃材料低熱膨脹、高尺寸穩定的特性來進一步提高良率和互連密度。市場研究機構 DSCC 預測，在多家龍頭廠力推下，含玻璃基板封裝在內的全球 FOPLP 市場將以29%的年複合成長率成長，達到約29億美元規模。總體而言，FOPLP 已從早期的概念驗證階段走向產業化門檻，隨 AI、5G 等驅動晶片尺寸日益龐大，FOPLP 有望接棒成為未來先進封裝的新主流。

各家公司在 FOPLP 領域的技術能力與佈局

為了評估 FOPLP 技術的產業化進程，我們重點分析台灣五家公司的佈局：日月光（ASE）、群創光電（Innolux）、力成科技（PTI）、東捷科技、友威科。這些公司在封裝製造與設備領域各有所長，涵蓋了從封裝代工到設備供應的完整生態。以下分別說明其在 FOPLP 方面的研發投入、產能佈局與技術特色：

日月光（ASE） — 封測龍頭的十年磨劍

作為全球最大的半導體封裝測試代工廠，日月光深耕 FOPLP 已逾十年。早在臺積電 InFO 問世後，日月光即投入扇出型面板級封裝的研發，目標提供更低單位成本的先進封裝方案。經過長期技術攻關，日月光已克服面板翹曲等關鍵難題，取得顯著進展。日月光在早期以300×300mm規格試產 FOPLP，獲得不錯的良率表現；目前已將面板規格推進到600×600mm，並認為若600mm級產品的良率符合預期，將有客戶導入，屆時 600×600mm 可望成為 FOPLP 主流規格。日月光集團於2023年底宣布大舉擴張：投資2億美元（約新台幣66億元）在高雄廠區建置 FOPLP 量產線，計畫2025年第二季設備進駐，第三季開始試量產。根據日月光營運長吳田玉於2025年2月的說明，該產線將於2025年底前完成試產，2026年起送樣予客戶進行產品認證。此意味著日月光將在2026年正式承接客戶訂單，為市場提供商業化的面板級封裝服務。

技術能力方面，日月光強大的研發實力與自動化產線是其優勢之一。集團自主開發了控制大尺寸封裝翹曲的關鍵技術，並導入高度自動化製程，以確保面板級封裝的精度和良率。此外，日月光積極與終端晶片設計公司合作開發新產品。根據 TrendForce，AMD 已與日月光接洽討論以 FOPLP 封裝 PC 處理器，Qualcomm（高通）則與日月光洽談將電源管理IC（PMIC）採用 FOPLP。這顯示國際大廠對日月光 FOPLP 能力的認可，應用範圍從高階PC CPU到類比PMIC皆有涉及。儘管目前高階AI/HPC晶片大多仍採用台積電 CoWoS 等2.5D封裝，日月光預期透過 FOPLP 提供更大封裝尺寸、較低成本的解決方案，未來可望分食部分高效能晶片封裝市場。值得注意的是，市場傳出台積電可能在2026年建立FOPLP試產線，且規格傾向與日月光的300×300mm接軌。雖然雙方未證實此傳聞，但若台積電與日月光在規格上協調，將有助於建立產業標準，推動生態系發展。綜合而言，日月光以長年研發累積的專利與Know-how，加上龐大資本投入，在 FOPLP 商機大爆發的前夕已佈局完成，作為封測龍頭具備強勁的技術與產能領先地位。

群創光電（Innolux） — 面板廠跨足半導體的先行者

群創光電是台灣面板產業的龍頭之一，近年積極尋求轉型，在 FOPLP 領域扮演「顛覆者」角色。群創自2017年在經濟部技術處A+計畫支持下投入 FOPLP 研發。利用多年製造大尺寸面板的經驗，群創提出「More than Panel」（超越面板）的轉型策略，將先進封裝視為重要的新事業。經過約八年的研發累積（2017～2025），群創已掌握了超大面板封裝製程，是目前業界面板尺寸最大的 FOPLP 生產者。

群創的 FOPLP 面板尺寸高達700mm×700mm，遠超其他業者常見的300～600mm規格。該公司內部訂下目標，要在2025年上半年率先達成FOPLP量產，搶下全球第一香。為此，群創已展開第二期產能擴充，試量產產線月產能約達1000片超大面板，並已送樣給多家海內外客戶驗證。市場消息指出，群創已獲得歐系IDM大廠恩智浦（NXP）和意法半導體（STMicroelectronics）的訂單，其初期 FOPLP 產能已被預訂一空。應用方面，群創切入的產品包括消費性電子（智慧手機相關晶片）以及車用電子等成熟製程晶片。雖然 2024年FOPLP對群創營收貢獻仍不到1%（產能有限，只在試產、驗證階段），但一旦如期出貨，即代表技術已達穩定量產水準，對未來擴展先進封裝市場意義重大。投資人亦看好，FOPLP 產品毛利率明顯優於傳統面板業務，可望提升群創整體獲利，降低面板景氣循環風險。

技術能力上，群創將顯示面板製造的工藝優勢延伸至半導體封裝。許多顯示技術（例如大型玻璃基板處理、精密曝光製程等）與 FOPLP 有高度重疊，使群創在切入先進封裝時別具優勢。目前群創揭露了三階段的製程藍圖：首先Chip First（先晶片）製程在2025年導入量產，用於較低I/O的產品；接著規劃RDL First（重佈線先行）製程，針對中高階產品，預計1～2年內量產；最後是TGV（Through-Glass Via）玻璃通孔製程，難度最高，群創將與合作夥伴共同開發，預估2～3年後（約2026–2027年）投入量產。這表示群創不僅著眼於當前成熟製程芯片封裝，也在研發玻璃基板技術以應對未來更高密度、高性能封裝需求。

為了支撐半導體佈局，群創還啟動「半導體快軌計畫」，計畫招募培訓500名半導體專業人才，並與群創大學合作強化研發人力。在產業合作方面，群創與國內設備廠緊密合作：例如東捷科技長期為群創供應雷射加工設備，友威科則成為群創 FOPLP 產線電漿蝕刻設備的重要供應商。總體而言，群創透過政府產業計畫加持、內部積極轉型，已成功由傳統面板廠轉身為先進封裝的新勢力，其大尺寸面板級封裝領先業界，預期將在手機、車用等市場打開局面。

力成科技（PTI） — 早佈局者與潛在大贏家

力成科技是台灣記憶體封測的龍頭廠之一，同時也是最早投入 FOPLP 的 OSAT 廠商之一。力成對面板級封裝的研發可追溯到約2015～2016年：2016年即建置了FOPLP試產線，2018年在新竹湖口投資興建全球第一座 FOPLP 生產基地，雄心宣示 FOPLP 將改變封裝產業未來。經過近十年的研磨，力成已取得重要成果。截至2025年，力成已經完成面板級封裝產能的佈建，並率先進入量產階段。業界指出，力成搶在台積電、日月光之前，與國際IDM大廠聯手小量生產FOPLP新品，雖目前佔營收比重有限，但隨先進封裝市場朝面板級發展，力成有望快速拓展新商機。事實上，力成 FOPLP 已於近期開始小量出貨，並且有重量級客戶的高階產品正進入驗證階段。

據公司透露，該客戶使用先進的2奈米製程系統單晶片（SoC）搭配 12顆 HBM 高頻寬記憶體晶片，整體封裝成本高達25,000美元，是業界罕見的超高價值封裝設計。這暗示力成正與某美國大廠合作一項 HPC/AI 領域的尖端產品，極可能是新世代的GPU或AI加速器（例如 AMD 或其他公司為未來AI應用開發的多晶片模組）。如此高規格的產品選擇 FOPLP 途徑，顯示力成的技術能力已獲高階客戶的信任，也代表 FOPLP 正從成熟晶片包裝向高階異質整合延伸。

力成在技術研發上打造了自己的品牌與解決方案，包括嵌入式面板級封裝（ePLP®）平台和多項商標技術，如 ePLB®（嵌入式面板級BGA）、BF2O®（無凸塊扇出封裝）、CHIEFS®（Chip First 封裝）等。其中 BF2O® 主打單晶片且I/O數較少的封裝（如電源管理、音訊IC），不需晶圓凸塊且製程簡化，而 CHIEFS® 屬於 Chip First 流程，強調較 Chip Last 方案具成本優勢，可用於應用處理器、基頻晶片、記憶體等需要較高集成度的情境。力成目前可提供最大510×515mm 面板規格的封裝，對應其應用方向類似台積電 CoWoS-L（大型有機中介層）的架構。由此推測，力成正瞄準高運算密度晶片（如HBM整合、Chiplet大晶片）需求，以有機/面板基板來實現類似矽中介層的大尺寸封裝，同時降低成本。

展望未來，力成管理層表示預計2027年起 FOPLP 可逐步對高階CPU/AI應用貢獻營收。這與TrendForce預期的時間表吻合：FOPLP 2027～2028年可望在AI GPU等領域真正量產。力成的長期競爭力在於其「先行者」優勢和技術授權/開放策略。一方面，力成比其他OSAT更早累積了大批 FOPLP 專利與製程Know-how，例如前述各項註冊商標技術即反映出其專利布局之廣。另一方面，力成採取開放合作模式，曾對外宣稱採「技術授權 + 量產服務」雙軌並行，願與客戶共同開發，這為其贏得國際IDM和IC設計客戶的合作機會。綜上，力成被產業界視為FOPLP 潛在的大贏家，隨著AI與HPC時代到來，有望在 OSAT 業者中脫穎而出。

東捷科技 — 面板設備廠轉型先進封裝利基

東捷科技（8064）是一家以平面顯示器生產設備起家的廠商，近年轉向提供半導體先進封裝相關的設備解決方案。東捷長期以來就是群創等面板廠的設備供應商，累積了大型基板加工的豐富經驗。面對 FOPLP 的興起，東捷順勢將雷射加工技術導入封裝製程，推出一系列針對面板級扇出封裝的雷射應用方案。其中包含重佈線路（RDL）雷射線路修補設備和雷射切割機等，並搭載自動光學量測系統，能快速精準地修復 RDL 金屬微小缺陷。這種設備在 FOPLP 製程中相當關鍵：由於大面板上同時布設許多細微電路，一旦某區域有缺陷，傳統方法可能報廢整片面板，而東捷的解決方案可用雷射修補瑕疵，提升整體良率。據報導，東捷已深耕此類機台多年，並且已有實際交貨實績，其 FOPLP 相關設備已被國內外客戶採用。

在 FOPLP 熱潮帶動下，各大廠擴產將使東捷直接受惠。尤其群創的大尺寸 FOPLP 量產計畫讓相關設備需求激增，東捷與其關係密切，可望拿下多項訂單。除了群創，日月光的高雄新產線也需要先進雷射加工設備，有助於東捷開拓新的客戶。東捷本身也積極研發新功能，例如開發結合 AOI（自動光學檢測）的修補技術，以因應更精密的封裝線寬線距要求。在國際競爭方面，由於面板級封裝屬新興市場，專注於此領域的設備商不多，東捷有機會憑藉先發優勢取得一定的市場佔有。長期競爭力上，東捷持有多項雷射加工專利（從顯示器設備延伸而來），並將觸角擴至半導體封裝，屬於典型的「老樹開新花」。隨著先進封裝市場規模成長（預估未來幾年年增率約兩成以上），東捷若能維持技術領先和良好客戶關係，將在設備供應鏈中扮演不可或缺的角色。

友威科 — 水平電漿蝕刻設備的隱形冠軍

友威科（3580）也是一家源自面板產業的本土設備廠，專精於水平式電漿蝕刻設備。在 FOWLP/FOPLP 製程中，電漿蝕刻技術應用廣泛，例如去除再布線層介電材料、刻蚀封裝孔洞、製作通孔等步驟。友威科針對這些需求提供了獨特的解決方案，使其成為面板級封裝製程的核心設備供應商之一。該公司已成功打入群創的 FOPLP 產線供應鏈，為其提供關鍵蝕刻機台。更值得一提的是，友威科同時也是台積電 CoWoS 封裝製程的協力設備廠，參與了全球最先進的2.5D封裝產線。能夠同時服務於台積電和群創，顯示友威科產品在精度、穩定性和產能上達到了高標準，橫跨高階HPC封裝與消費性晶片封裝兩大領域。

近期隨 FOPLP 商機升溫，友威科營收與股價均有所表現。2025年初，日月光宣布投入量產面板級封裝的消息一出，相關概念股友威科盤中股價一度接近漲停，反映市場對其業績成長的期待。友威科已將設備銷售拓展至國外：某歐系車用晶片大廠已採用其 FOPLP 設備，並規劃新產線，友威科有望持續接單。這意味除了台灣，本土設備，友威科的市場觸角延伸到了歐洲先進封裝生產線。

在研發方面，友威科深知大型面板製程的一些瓶頸，例如傳統垂直式蝕刻在大面板上可能出現不均，因此其水平式電漿蝕刻設計有助於處理尺寸更大的基板並控制均勻度。長期而言，友威科積極在 FOWLP/FOPLP 領域申請相關專利，並透過與龍頭客戶協作來保持技術領先。它的雙重市場定位（先進封裝的CoWoS + 面板級封裝設備）讓公司在不同景氣循環中都有支撐：當 HPC 封裝需求旺盛時，有台積電等訂單；當消費/車用封裝擴張時，有群創、歐系IDM訂單。因此，友威科在先進封裝設備鏈中具備相當抗風險與成長潛力，被視為台灣先進封裝崛起的隱形受益者之一。

市場應用與前景預測

應用領域概況

FOPLP 技術以其高效率、低成本的特性，正在多元市場找到用武之地。在智慧手機領域，FOPLP 已開始應用於中低階裝置的關鍵晶片，如電源管理IC（PMIC）、射頻模組和音訊擴大器等。對於這些注重體積和成本的元件，面板級封裝能提供更薄、更小的封裝形式，減少功耗並容納更多I/O，滿足手機日益增加的功能需求。特別是在 5G 手機中，PMIC 和 RF 前端模組數量大增，使用 FOPLP 有助於在有限空間內集成更多元件，同時保持散熱與性能表現。

在 5G 通訊與物聯網（IoT）方面，FOPLP 提供了更高的I/O密度和良好電氣性能，可支援高速通信晶片的需求。例如，5G 基地台或小型基地台的收發器模組，需要高度集成的天線和射頻電路，FOPLP 的扇出佈線有利於實現天線封裝一體化、降低連接損耗。此外，IoT 裝置（如智慧家庭感測器、可穿戴裝置）強調輕薄短小和成本控制，FOPLP 的高產出特性使其很適合用於這些裝置的 MCU、通訊晶片封裝。實際上，一些早期的穿戴式裝置（如健身手環）已採用 FOPLP，因其能在微小封裝中整合多個晶片且保持足夠性能。

在汽車電子領域，FOPLP 也展現了極大潛力。汽車應用中的功率元件、感測器、通訊和運算控制晶片目前是 FOPLP 已經切入的主要對象。由於車用電子強調可靠度和成本平衡，FOPLP 封裝成熟製程的晶片（如各種MCU、感測晶片）可以達到耐用性與經濟性並重。例如，汽車資訊娛樂系統、連線模組中的中功率芯片，已經有採用 FOPLP 的案例；歐洲一線車用半導體公司對 FOPLP 設備的採用，也驗證了此技術在車用領域的可行性。展望未來，隨著自駕和電動車發展，車用晶片數量暴增且規格提升，FOPLP 可望用於封裝像雷達感測器模組、電源轉換器等需要異質整合的裝置，提供耐高溫、高可靠的封裝方案。

在高效能運算（HPC）與 AI 領域，FOPLP 被視為下一階段的突破口之一。當前，最頂尖的 AI 計算晶片（如NVIDIA H100 GPU、Google TPU等）大多採用 CoWoS 等2.5D/3D封裝以追求極致性能。但此類封裝成本和產能有限，也面臨供應瓶頸。FOPLP 的出現為 HPC 晶片提供了一種新的可能路徑：透過更大的封裝基板可擴增單一封裝內晶片和HBM記憶體的數量。TrendForce 指出，AMD 與日月光、力成正評估以 FOPLP 封裝 PC CPU 及整合 HBM 的高階運算產品；台積電和矽品（SPIL）則與 AMD、NVIDIA 研究將AI GPU 由傳統矽中介層改為面板級基板封裝，以放大封裝尺寸、容納更多晶粒。

雖然技術挑戰使此舉短期內仍在評估階段，但業界預計 2027–2028 年起，FOPLP 有望在高階 HPC 晶片上開始量產。一旦克服材料與設備問題，面板級封裝能夠將多顆大晶片（CPU/GPU）、高頻寬記憶體以及其他協處理晶片一起封裝在單一大型基板上，形成類似「超級模組」的解決方案。這對於建構 AI 資料中心的核心硬體具有吸引力：可以降低單位算力成本，同時提高封裝熱性能與產出。總的來說，FOPLP 在 HPC/AI 領域雖屬長線機會，但其大尺寸、低成本的特點極具戰略價值，已被視為下一代技術競賽的重點之一。

市場規模與成長預測

得益於上述多領域的應用拓展，市場研究機構普遍看好 FOPLP 的成長前景。Counterpoint Research 旗下的 DSCC 報告指出，在臺積電、英特爾、三星、日月光等大廠力拱下，全球 FOPLP（含玻璃基板封裝）市場規模將以29%的年複合成長率擴張，在未來數年增至約29億美元。另一份 Yole Group 2024 年的分析則估計，純粹的面板級封裝市場（不含其他類型）將由2024年的約1.6億美元成長至2030年的6億美元，年複合增長率約27%。兩者數字有所差異，主要因定義範圍不同，但一致顯示出產業正處於快速成長的早期階段。目前 FOPLP 在全球先進封裝產值中佔比仍低（約1%），未來還有極大提升空間。

就時間節點來看，2025年將是 FOPLP 邁向商業化的起跑期：預計手機、IoT、車用等成熟晶片的 FOPLP 封裝出貨量將開始爬升，臺廠如群創、力成等會有實質出貨貢獻。2026–2027年，隨著日月光等產線開出，產能擴大、良率提升，FOPLP 封裝將被更多IC設計公司採用，滲透至更廣泛的中階晶片市場。同時，一些大型晶片的試驗性封裝也將問世。2027–2030年，若技術進展順利，大尺寸 HPC 模組將帶動 FOPLP 市場的爆發性成長，屆時各國晶圓代工與封測廠都可能加入戰局，使得 FOPLP 真正成為主流之一。整體而言，第三方研究普遍預期 FOPLP 未來五年均複合成長率超過25%，高於整體半導體封裝市場平均。這意味著在AI、5G時代驅動下，FOPLP 所處的先進封裝賽道將迎來黃金成長期。

成本與製程比較

FOPLP 相較其他封裝技術，在製造流程、材料與成本上都有明顯差異。以下從幾個角度將 FOPLP 與傳統方案做比較，分析其成本效益：

製造流程

FOPLP 與 FOWLP 均屬於扇出型封裝，其基本流程包括晶粒貼附在基板/載板上、覆蓋模塑封裝料形成平面、再進行重佈層(RDL)加工，最後切割成單顆封裝。而差異在於基板載體的形狀與尺寸：FOWLP 使用直徑300mm的矽晶圓或再構晶圓作載板，FOPLP 則使用邊長數百毫米的方形面板（可為有機基板或玻璃載板）。因此，FOPLP 每輪製程可處理的封裝數量更多，單次處理面積大幅擴大。

另一方面，超大面板對設備提出新要求，例如曝光/蝕刻設備需更大視野或採分區步進，AOI 檢測需更多相機視角，製程控制複雜度提高。早期因設備跟不上需求，導致面板上晶粒位置偏移（die shift）等問題，是 FOPLP 良率瓶頸之一。近年隨著 Amkor、Lam 等設備廠推出專用解決方案（如大面板用光刻機、水平式電漿蝕刻機台等），FOPLP 製程精度已明顯改善。整體流程上，FOPLP 與 FOWLP 類似但難度更高；與 2.5D/3D 封裝（需晶圓級中介層加工、TSV矽穿孔等）相比，FOPLP 流程反而較簡化（無需 TSV），但需要全新大型基板工藝與設備生態系的配合。

材料與良率

FOPLP 典型採用機械剛性較低的有機封裝材料（如環氧樹脂模材）來封裝晶粒，並在其上製造 RDL 金屬線。由於面板大，在熱處理時的熱膨脹失配會導致翹曲和內應力，增加了良率損失風險。FOWLP 因基板小、受力均勻性較好，翹曲問題相對輕微。為改善 FOPLP 良率，業界一方面開發低熱膨脹係數的封裝材料以及更薄的模塑層，另一方面導入玻璃基板作為剛性載板加工，以在關鍵步驟提供支撐再去除。近年測試顯示，透過材料優化和製程補償，大面板良率已有顯著提升：力成即指出其510×515mm 面板良率「大幅超出預期」。

此外，採用單元級測試(InPUT)可以在面板尚未切割前淘汰不良單元，避免影響其他晶片，這亦有助於提高最終出貨良率。值得一提的是，當良率問題得到控制，FOPLP 封裝甚至可展現高於傳統封裝的成品良率。原因在於傳統封裝多道分離工序（晶圓切割、封裝上板等）各有損耗，而 FOPLP 在大型面板上集成完成，可減少中間搬運與重工風險。因此有媒體稱 FOPLP 具備「高良率」潛在優勢，前提是需要經過充分的製程優化。

封裝密度與性能

FOPLP 當前實現的布線密度仍不及2.5D/3D 封裝。例如 CoWoS 矽中介層上 RDL 線寬可做到幾微米甚至更細，使HBM高頻存取成為可能；反觀 FOPLP RDL 線寬目前約在15μm以上級別。這意味著FOPLP 暫時主要用於I/O密度適中或偏低的晶片（如模擬晶片、射頻前端等），對於需要極高互連帶寬的應用（如HBM-處理器間超寬總線）仍有瓶頸。不過，FOPLP 可以透過增加RDL層數、引入細線光刻技術來逐步縮小差距；同時，由於面板可以承載更大的封裝尺寸，它能封裝尺寸遠超晶圓直徑的系統，例如將多顆大晶粒和數十顆小晶粒組合，這是晶圓級封裝難以辦到的。

在電性表現上，FOPLP 因省去了傳統封裝基板（BT基板）層，信號傳輸路徑更短，有機RDL的介電常數也較低，因此高頻性能良好，不遜於FOWLP。在散熱方面，大面板封裝能更靈活地設計散熱結構，如內埋銅塊或大面积散热鰭片，對高功率器件有利。可靠度方面，經過車用規格驗證的FOPLP封裝已能滿足AEC-Q要求，體現出材料和設計上的成熟。

成本效益

FOPLP 與其他方案最大的區別在於成本結構。由於單片基板可封裝的晶粒數更多，理論上 FOPLP 可將每顆晶片的封裝平均成本顯著壓低。實際有統計顯示，若產線足夠成熟，面板級封裝相較晶圓級封裝成本可降低約30%。這來源於：(1) 材料利用率提高：圓形晶圓在切割時邊角浪費較多，方形面板則幾乎全區可用；(2) 產能提升：一次製程處理更多晶片，攤提設備折舊與人工作業的單位成本更低；(3) 簡化後段製程：省去傳統封裝載板和打線、錫球等工序（FOPLP直接形成BGA凸點）。然而，需要注意的是，初期設備投入和研發成本高也是 FOPLP 的現實。特殊的大面板曝光機、製程機台價格不菲，同時目前全球掌握該技術的廠商不多，供應鏈有限。因此，在產能尚未放大時，每顆封裝實際成本可能不降反升。

事實上，有專家指出若良率不佳或產能利用不足，FOPLP 的潛在成本優勢會被抵消。因此，各封測廠在推進FOPLP時，都謹慎地選擇先從成本敏感的產品切入（確保有量產訂單），並與客戶共同承擔初期優化成本。隨著台廠群創、日月光、力成的量產線陸續開出，以及未來可能加入的業者（如三星、英特爾等投入研發），FOPLP 規模經濟可逐步顯現，單位成本將持續下降。長遠看，FOPLP 有機會讓先進封裝走出「僅服務高價晶片」的窄局，把先進封裝的成本門檻降低30%以上，從而廣泛應用在中價位晶片甚至入門級產品上，開創更大的市場。

綜合以上比較，FOPLP 在成本效益上展現出極大的吸引力，前提是要克服良率和設備挑戰。一旦技術走向成熟，FOPLP 封裝將同時具備成本低、產出高、性能佳的特點，有潛力在許多應用上部分取代傳統封裝和局部挑戰 2.5D/3D 封裝的地位。現階段，FOPLP 與其他先進封裝更多是互補關係：CoWoS 等承擔最高階HPC產品，FOWLP/InFO 用於高性能行動SoC，FOPLP 則主攻成熟制程高性價比領域。但是隨技術融合發展，我們可能看到未來的封裝解決方案將同時結合扇出面板級和垂直堆疊技術，滿足不同層次的需求。

專利與研發投入情況

FOPLP 領域的競爭不僅是產能與良率的較量，更是專利布局與研發實力的比拼。日月光、群創、力成、東捷、友威科這五家公司各自在研發布局上有不同側重，合作夥伴網絡也有所差異。下面將從專利、研發投入和合作關係三方面比較，評估它們的長期競爭力：

日月光

作為全球封測龍頭，日月光在先進封裝領域的研發投入不遺餘力，每年研發支出數十億元新台幣，擁有大批相關專利。針對 FOPLP，日月光經過十年研發累積了大量製程專利，包含面板翹曲控制、超大型RDL佈線、面板級自動化設備接口等。早在2019年左右，日月光就完成了試產線建置並申請多項 Panel FO 專利，據北美智權報資料，日月光於2020年已開始量產部分面板級扇出封裝應用在RF前端模組（此顯示其專利技術當時已到實用階段）。在合作方面，日月光的策略是緊密連結終端IC設計公司和IDM。

除了前述 AMD、高通等直接合作開發，日月光也與晶圓代工龍頭台積電保持微妙的合作競合關係。儘管雙方商業上是競爭對手（台積電也發展自有InFO與可能的面板封裝線），但有傳言指台積電和日月光正攜手推進 FOPLP 標準化，例如採用相同的面板規格。若此屬實，等於鞏固了日月光技術路線的市場地位。綜合來看，日月光憑藉雄厚的研發資本、廣泛的專利佈局和產業鏈影響力，在 FOPLP 領域的長期競爭力最為深厚。一旦市場起飛，日月光有實力快速擴充產能並壟斷高端訂單來源。

群創光電

群創作為新進玩家，其專利和研發著重於大型面板製程的半導體化。在政府支持下，群創累計投入不少於數十億元經費於先進封裝研發，據報導其團隊包含上百位研發人員，並透過「群創大學」培養相關人才。群創已取得或申請多項超大尺寸封裝相關專利，例如700×700mm面板設計、玻璃通孔（TGV）製程、面板級封裝結構等，這些專利在傳統半導體公司中相對稀缺，是群創的獨特資產。

此外，群創非常重視產學研合作與聯盟：除了政府計畫外，也與工研院等研究單位協作攻關高難度技術（如TGV）。設備夥伴方面，群創基本綁定了在地的供應鏈，如東捷（雷射設備）、友威科（蝕刻設備）、晶彩科等，這種產業合作集群有利於解決技術問題並實現快速量產。在國際上，群創則與IDM 客戶形成緊密合作，NXP、ST 等在研發階段即與其共同定義封裝規格，甚至傳出SpaceX 旗下供應鏈公司也在關注群創的FOPLP能力。這說明群創正透過商業合作換取技術成長：在量產訂單的驅動下快速爬升經驗曲線。從長期看，群創的挑戰在於半導體封裝產業經驗較淺，專利數量和深度尚不及傳統封裝廠，但其優勢是領先的面板製程Know-how無人能及。如果未來大尺寸封裝成為主流，群創將憑藉這一領域的專利與經驗坐收果實，競爭力不容小覷。

力成科技

力成在 FOPLP 領域屬厚積薄發型選手。早期的大膽投入讓力成收穫了豐富的專利成果——力成已為其各種FOPLP方案註冊多個商標（如 ePLP®, ePLB®, FOiP®, BF2O®, CHIEFS® 等），每一項背後通常對應一系列技術專利。因此可以說，力成已構築起完整的FOPLP技術專利堡壘，涵蓋從材料、製程到結構設計的方方面面。這些專利不僅保障了其技術不易被複製，未來也可能對其他進入者收取授權費（若牽涉關鍵技術）。研發投入方面，力成相對於規模更大的日月光可能略遜，但其採取開放式創新策略彌補了資源不足。力成與美國大型客戶聯合開發產品，過程中共同攻克技術難關，等於部份研發由客戶埋單並分享成果。

在合作夥伴關係上，力成的客戶包括國際 IDM 和一線IC設計公司，如之前提及的某2nm SoC+HBM專案就極可能是與AMD合作。另外，力成也與材料廠商、中科院校保持合作來研發新材料和封裝結構。值得注意的是，力成曾表示採行「技術授權+服務」模式，即願意將部分自有FOPLP技術授權給策略伙伴，一方面擴大影響力，另一方面透過合作量產分潤。這種靈活模式意味力成未來不僅自己做封裝代工，也可能成為技術供應方，增加營收來源。長期而言，力成在 FOPLP 的先發專利優勢和靈活的商業合作模式使其具有強競爭力。隨著2027年後高階產品放量，力成有潛力取得相當市佔，甚至成為新一代封裝領域的領導者之一。

東捷科技

在專利與研發上，東捷的定位是專用設備技術的領先。該公司繼承了面板設備時期的大量雷射加工專利，涵蓋激光切割、微修補、光學檢測等技術。轉戰 FOPLP 後，這些專利基礎讓東捷能快速研發出封裝用的雷射修復設備，形成一定的技術壁壘。儘管相較整體封裝製程，設備廠的專利佈局範圍較窄，但在自己的利基領域東捷已處於國際先進水準。研發投入方面，東捷每年研發經費雖不及大型封測廠，但其研發效率高，產品開發針對性強——例如為群創量身訂做700mm面板雷射修線設備等。

合作關係上，東捷與群創等面板廠是緊密盟友，雙方協同開發符合生產需求的新機台。東捷也積極拓展客戶至封測廠，如日月光可能需要的設備它也具備供貨能力。長遠來看，東捷的競爭力取決於FOPLP 市場對專用雷射設備的需求持續性。只要面板級封裝產線在全球擴張，東捷有望憑藉先發專利優勢拿下可觀市占。如果未來競爭者（例如日系、美系設備廠）試圖介入，東捷的本土化服務和與臺廠多年合作的經驗也是其護城河。因此，在 FOPLP 設備鏈中，東捷的長期地位相對穩固，有機會隨產業成長水漲船高。

友威科

友威科的專利與研發著力點在電漿蝕刻與清洗技術。該公司累積了多項水平蝕刻機台的發明專利，如如何在水平腔體中均勻去除大面積基板材料等，在專業領域屬全球少數掌握者之一。它的研發投入雖然規模不大，但勝在高效專精，研發團隊深入了解先進封裝製程需求。例如，友威科研發的新一代蝕刻設備可以對應 CoWoS 封裝中極細間距、極薄介電層的刻蝕，也可轉用於 FOPLP 的大面積均勻蝕刻。這種一機多用特性得益於公司對電漿源、流場控制的深厚研發底蘊。合作夥伴方面，友威科最重要的兩大伙伴無疑是台積電和群創：前者讓它參與全球最先進的封裝工藝，後者則讓它在新興的面板封裝展拳腳。

此外，友威科與歐洲IDM（如恩智浦、英飛淩等可能客戶）互動增多，通過實際訂單建立信任。友威科的長期競爭力可從兩方面來看：其一，它在CoWoS 供應鏈中的角色使其短期業績有保障，技術能力也不斷提升；其二，在 FOPLP 這片新藍海中，它已搶得部分市場先機，待更多競爭者進入時，它已有產品實績和專利護城河。風險方面，大型國際設備商若投入類似領域，可能帶來壓力，但友威科深耕本土市場、反應快速，也是國際廠不易比擬的優勢。綜合判斷，友威科在其細分市場屬隱形冠軍，長線看隨著先進封裝擴張，其市占與口碑將持續攀升。

總體評估

這五家公司在 FOPLP 生態中扮演著不同角色，各有所長。日月光與力成代表封測廠的技術力與執行力，有深厚的專利池和量產經驗，長期競爭力強勁。群創則以創新的姿態切入，擁有獨特的大面板Know-how和政府/產業支持，競爭力來自差異化優勢。東捷、友威科作為設備商，憑藉對本地市場的理解和先發研發，牢牢佔據關鍵製程環節。同時，他們間也存在合作與競爭：例如日月光、力成在爭取客戶訂單上競爭，但共同做大外包封裝市場；群創、日月光可能成為不同應用領域的領導者；設備商東捷、友威科則服務於上述所有廠商。綜觀之，台灣業者在 FOPLP 的技術與投資布局上已建立了一定先發優勢，專利佈局完善、產學研合作緊密。只要持續投入研發、鞏固合作夥伴鏈，他們有望在這波先進封裝浪潮中保持領跑地位。

資料來源

1. Yole Group Fan-Out Packaging: Market and Technology Trends 2024
2. TrendForce (集邦科技) 2025 Advanced Packaging Market Update
3. Counterpoint Research / DSCC — Panel Level Packaging & Glass Substrate Packaging Market Report
4. 日月光 (ASE) 2024Q4 法說會、2025年法人說明會簡報、新聞稿（投資高雄 FOPLP 產線、2026 量產規劃）
5. 群創光電 (Innolux) 2024Q4 法說會簡報、公司新聞稿（A+計畫、700mm x 700mm 面板級封裝）、媒體採訪報導
6. 力成科技 (PTI) 2025 法說會簡報、新聞稿（510mm x 515mm FOPLP 大面板良率突破）、技術白皮書（ePLP®, CHIEFS®, BF²O® 技術簡介）
7. 東捷科技 (TST Group) 公司法說會、新聞稿（FOPLP 雷射修線設備量產出貨）、面板客戶合作案例（群創）
8. 友威科 (UVECO) 公司公告、法說會（水平式電漿蝕刻設備應用於 CoWoS / FOPLP 量產案例）、歐洲客戶設備採用新聞報導
9. 工商時報、經濟日報、財訊快報 FOPLP 技術進展、各公司投資動態、日月光 / 群創 / 力成產線進度、國際客戶合作消息
10. DIGITIMES / DIGITIMES Research FOPLP 與 CoWoS 競合分析、台系設備商佈局、未來高階封裝發展預測
11. IEEE 會議論文 — Recent Advances in Fan-Out Panel Level Packaging
12. 工研院技術專題 台灣 FOPLP 技術發展現況、群創 TGV 技術聯盟合作、玻璃基板封裝技術研究