— 類比電路最常見的失敗不是「增益不夠」，而是：你以為在放大，其實在改形狀
🧭 0. 初學者先讀：失真其實就是「比例不再一致」
🎯 單元目標（你學完會做到什麼）
完成本單元後，你將能夠：
- 分清楚「線性」與「非線性」的工程差別：不是抽象，是輸出波形是否忠實
- 了解失真的主要來源：飽和/削波、元件曲線非線性、slew rate、交越失真、記憶效應
- 以實務角度判斷：哪些失真能忍、哪些失真會讓產品直接報廢（ADC、RF、音訊、感測）
- 知道工程師常用的對策：退化、回授、偏壓、擺幅管理、線性化、分段驅動
🧭 0. 初學者先讀：失真其實就是「比例不再一致」
很多初學者以為失真是「波形不好看」。工程師的翻譯更硬：
- 你輸入小一點時，增益像是 10 倍
- 你輸入大一點時，增益突然變 9 倍、11 倍、甚至直接撞牆
- 於是輸出不再只是放大，而是形狀被改掉
一句話：
👉 失真 = 同一個放大器對不同大小/不同速度的輸入，給出不同的比例與反應。
🧭 一、超核心一句話（先釘在腦裡）
👉 失真 = 你的系統讓不同大小的輸入，得到不同“比例”的輸出。
- 線性放大：輸出只是放大/縮小（形狀不變）
- 非線性放大：輸出被變形（冒出新的頻率：諧波、互調、雜散）
🧠 二、什麼叫「線性」？工程師的定義很殘酷
線性系統必須同時滿足：
- 比例性（縮放）：輸入 ×2 → 輸出也 ×2
- 疊加性（superposition）：兩個訊號加起來 → 輸出等於各自輸出相加
只要其中一條破功：
👉 你就會在頻域看到新頻率跑出來（諧波、互調、spur）。
🧠 三、最常見的 5 大失真來源（工程現場版）
3.1 擺幅限制：削波 / 飽和（clipping / saturation）
你要的輸出超過電源與工作區限制 → 波形被切平。
ASCII：
理想： /‾‾\ /‾‾\ 削波： /‾‾‾‾_/‾‾‾‾_
根本原因：
- MOS 需要 VDS 裕量維持飽和區
- BJT 需要 VCE 裕量維持主動區
- 輸出級需要足夠 headroom 與電流能力
工程後果：
- 高次諧波暴增（最髒、最致命）
- ADC 前端：SFDR / ENOB 直接崩
- 音訊：聽起來「硬」「破」
3.2 元件曲線非線性：gm 不是常數（大訊號必失真）
MOS 的 Id–Vgs、BJT 的 Ic–Vbe 本來就不是直線。
小訊號模型的 gm 只在「很小範圍」近似不變。輸入一大： 👉 gm 變 → 增益變 → 波形變
ASCII 直覺：
Id | ) | ) |) +--------- Vgs
常見對策：
- ✅ 退化（Source/Emitter degeneration）把曲線拉直
- ✅ 負回授壓非線性
- ✅ 差動對在小擺幅內更線性
- ✅ 多段/多路徑線性化（RF 常用）
3.3 Slew Rate 失真：不是幅度不夠，是「速度不夠」
輸出節點要充放電，速度上限由：
👉 dv/dt = i / C
當輸入要求的斜率超過 i/C：
- 正弦變三角形
- 方波邊沿變斜坡
ASCII：
輸入方波： ┌───┐ slew限制： /‾‾‾\
常見場景：
- 大電容負載（ADC sampling cap、長走線）
- 高頻大擺幅正弦
- 高速 step / 瞬態
對策：
- ✅ 增加輸出級電流能力（i↑）
- ✅ 降低負載電容/分段驅動（C↓）
- ✅ 降低擺幅或頻率需求
3.4 交越失真（crossover distortion）：推拉輸出級的零點死區
push-pull（class B/AB）兩顆管子交接若偏壓不足，零點附近會出現死區凹陷。
ASCII（零點凹陷）：
/‾_/‾\ / V \
後果：
- 2nd/3rd 諧波上升
- 音訊毛邊感、精密類比偏差
對策：
- ✅ class AB 偏壓讓交接處都略導通
- ✅ 局部回授修整交接
- ✅ 溫漂補償、匹配與版圖控制
3.5 記憶效應（memory effects）：輸出被「歷史」影響
你以為輸出只跟當下輸入有關，但實務常是：
👉 同樣的瞬間輸入，因為前面波形不同，輸出也不同。
常見來源：
- 電荷儲存（寄生電容、BJT 儲存效應）
- 熱效應（功耗→溫度→參數漂）
- 偏壓網路 RC（慢慢回復）
- 陷阱/載子捕捉（製程介面）
症狀：
- 互調失真 IMD 變嚴重（RF 特別痛）
- 大訊號後回復慢（settling time 變差、尾巴）
對策：
- ✅ 減少儲存電荷（降 C、架構）
- ✅ 熱與偏壓穩定設計
- ✅ 快恢復路徑/預充電（高速類比）
🧠 四、工程上怎麼「量化」失真？（規格書常見）
你會常見：
- THD：單音輸入 → 諧波多少
- IMD：雙音/多載波 → 互調雜散多少（更貼近通訊）
- SFDR：最大雜散離主訊號多遠（dBc）
- INL/DNL：ADC/DAC 的線性度（碼寬是否均勻）
🧾 五、一句話記住本單元
🧨 非線性失真的本質：
👉 元件曲線、擺幅撞牆、速度跟不上、交接死區、以及歷史記憶效應，會把原本的頻率內容「生出新頻率」。工程師不追求零失真，而是把失真壓到規格內且可量產可控。
🔬 電子學實驗題（60/120）
實驗名稱
同一個放大器，做出三種失真：削波、slew rate 限制、非線性失真（可選：交越失真）
🎯 實驗目的（初學者版）
你要把「失真不是抽象名詞」這件事親眼看到：
- 擺幅撞牆 → 波形被切平（削波）
- 速度跟不上 → 波形變斜坡/三角（slew）
- 元件曲線不直 → 波形開始變形（諧波增加）
4)（可選）推拉交接 → 零點凹陷（交越）
🧰 實驗器材
- 你前面做的放大器（CS 或兩級）
- 訊號源（正弦 + 方波）
- 示波器（2 ch）
- 可調 VDD
- Cload（1nF～100nF 依彈性）
🔧 接線 ASCII 圖
Vin ----> 放大器 ----> Vout ----||---- GND
CH1 CH2 Cload(可換)
🔧 實驗步驟
A) 削波失真（clipping）
- 正弦 1kHz，小幅度開始（20mVpp）
- 逐步增加 Vin
- 觀察輸出何時上/下端被切平
- 記錄開始削波的 Vin 與 Vout(DC)
預期：漂亮正弦 → 撞牆切平 → 諧波暴增
B) Slew rate 失真（速度限制）
做法二選一（都可以）：
- 固定幅度不削波 → 把頻率逐步拉高（1k→10k→100k…）
- 固定頻率 → 加大 Cload（讓 dv/dt 更難）
觀察：正弦是否變三角、方波邊沿是否變斜坡
預期：需求斜率超過 i/C → 立刻「跟不上」
C) 元件非線性（gm 變化）
- 選中頻（例如 10kHz）
- 保持不削波，逐步加大 Vin
- 看波峰是否變尖/變平、波形是否不對稱
（示波器有 FFT 就直接看諧波更爽）
預期：輸入越大 → 越不像純正弦 → 諧波上升
D)（可選）交越失真
若你有 push-pull：
- 小正弦輸入
- 看 0V 附近是否凹陷
- 調 AB 偏壓，看凹陷能否消失
✅ 專業解析（把你看到的現象串成規則）
- 削波：切平 ≈ 方波成分 ↑ → 高頻諧波爆炸
- Slew：dv/dt = i/C，i 不夠或 C 太大 → 斜率被限
- 非線性：gm 只在小訊號近似常數，大訊號 gm 變 → 增益變 → 波形變
- 記憶效應（進階觀察）：大訊號後恢復慢＝電荷/熱/偏壓 RC 的歷史效應
❓思考問題（5 題）＋解析
- 削波 vs gm 非線性，哪個更髒？
→ 削波最髒，高頻成分暴增；gm 非線性多是較平滑的諧波增加。 - 為什麼 slew 常在「高頻大擺幅」出現？
→ 正弦最大斜率 ∝ 幅度×頻率；再加 Cload，更容易超過 i/C。 - 退化電阻為何能降失真？
→ 局部負回授：把有效 Vgs/Vbe 擺幅壓小，gm 變化被壓平。 - 通訊為何更怕 IMD？
→ 多載波互調會落回通道/鄰道，EVM/ACLR 變差；THD 只看單音。 - 怎麼判斷是「擺幅撞牆」還是「速度不夠」？
→ 撞牆：波形被切平且跟 VDD 邊界相關；速度不夠：斜坡/三角形，且隨頻率或 Cload 加劇。
🧠 工程結論
把失真當成「系統失去控制權」的證據：
- 撞牆 → 擺幅不夠
- 跟不上 → i/C 不夠（輸出電流或負載電容問題）
- 變形 → 元件非線性、交越死區、或記憶效應
工程設計的核心就是：用偏壓、回授、退化、架構分工與擺幅/速度管理，把失真壓到規格內並可量產可控。
