在 AI 存儲需求及資料互連傳輸需求推動下，HDD 需求及光通訊需求日益高漲；而身為幕後功臣的 Mipox Corporation 將會是 HDD 需求及光通訊需求下的受惠者。看完這篇文章，你將可以理解以下:
公司產品以及產業介紹
公司財務狀況
公司估值
公司產品以及產業介紹
Mipox 為日本一家專注於研磨材料的公司，其產品分為高科技應用、傳統應用以及代工服務:
- 高科技應用 : 半導體先進製程、光通訊以及 HDD 製程。
- 傳統應用 : 車用領域、航太、建材等等
- 代工服務
圖一、營收應用別佔比
資料來源 : 法說會簡報
圖二、應用別說明
資料來源 : 法說會簡報
Mipox 的營收表現未來將主要受惠於三種產品需求的提升 :
- HDD 機械硬碟
- FAU 光纖陣列
- 探針卡
以下將依序介紹這三種產品需求介紹以及是受到何種產業所推動。
HDD 機械硬碟
隨著 AI 應用範疇從智慧機器人一路延伸至自動駕駛，企業為了反覆訓練與微調自建模型，必須長期保存海量的原始數據與生成的低頻存取資料（如影音檔等），帶動了龐大的資料儲存需求。
根據 IDC 最新估算，全球資料總量已上看 160 Zettabyte（1 ZB 等同於 10 億 TB）（圖一）。面對如此驚人的資料增幅，雲端服務供應商（CSP）對基礎設施的成本控管極度敏感。由於目前 SSD 每 TB 的平均儲存成本仍高達 HDD 的 6.6 倍（圖二），在絕對的性價比優勢下，傳統硬碟（HDD）依然是大規模資料中心存儲的首選。數據顯示，當前主流雲端服務大廠所存放的資料中，仍有高達 89% 是儲存在 HDD 內。
圖三、全球資料量
資料來源：IDC's Data Age 2025 study
圖四、SSD與HDD之價格倍數
資料來源: ResearchGare, Rich Kenny
根據全球前兩大 HDD 製造商 Western Digital 與 Seagate 近期的法說會內容，儘管未來兩年高階 HDD 的產能已被客戶預訂一空，兩大廠仍堅持嚴格的資本支出紀律，不願盲目擴充實體廠房。取而代之的策略是「技術升級」，透過提升磁錄密度與單顆硬碟的儲存容量，來應對市場供不應求的現況。
即便全球 HDD 總出貨量並未顯著放量，筆者認為 Mipox 的 HDD 研磨耗材業務仍將大幅受惠於此波技術規格升級。從磁碟碟片（Platter）的構造來看（圖五），為了突破儲存密度極限，三大 HDD 製造商正加速導入新一代磁錄技術（如 Seagate 的 HAMR 熱輔助磁錄寫），這使得碟片結構變得更為複雜，例如需額外加入散熱層（Heat Sink Layer）等特殊薄膜。
在材料工藝上，過往碟片基板（Substrate）普遍採用鋁合金，但為了容納更多層的碟片並承受新技術的高溫製程，廠商已開始轉向採用「玻璃基板」。由於玻璃的硬度與脆度皆顯著高於鋁合金，且對表面平坦度的要求達到次奈米（Sub-nanometer）等級，這不僅導致單片玻璃基板的研磨時間拉長、耗材消耗速度加快；加上碟片變薄使得單顆硬碟能內建更多張碟片，在「加工難度」與「單機碟片數」雙重提升的乘數效應下，可預期 Mipox 的高階研磨耗材用量將迎來顯著增長。
圖五、磁碟構造
資料來源: Seagate Mozaic 3+ 技術白皮書
Mipox 憑藉著在超精密研磨與化學機械平坦化（CMP）領域的深厚底蘊，早已具備處理碳化矽（SiC）、氮化鎵（GaN）等極硬化合物半導體，以及各類精密陶瓷材料的豐富經驗。
這種能將高硬度、高脆性材料表面，完美研磨至「奈米等級」極致平滑度的精密工藝（見圖六），精準解決了新一代 HDD 玻璃基板的加工痛點。正是基於這道難以跨越的技術護城河，讓 Mipox 在全球 HDD 研磨耗材市場中，長期擁有接近 100% 的市佔率。
圖六、Mipox 研磨前後對照圖
資料來源: Mipox 官網
FAU 光纖列陣單元
在上一代 GB200 架構中，為了極大化運算效能並控制能耗，在「機櫃內部（Intra-rack）」的節點連結上，Nvidia 大量採用了 DAC（被動式/無源銅纜）技術來建構 NVLink 銅背板；而在近距離的「機櫃與機櫃間（Inter-rack）」傳輸，則視需求配置 ACC 或 AEC（主動式/有源銅纜）。
這種架構設計的核心考量在於，銅纜技術不僅發展成熟、建置成本低廉，更重要的是它能省去光纖網路必須的「光電轉換（O-E-O）」過程。這不僅消除了額外的轉換延遲，也大幅降低了巨量資料傳輸時的功耗。
圖七、伺服器傳輸概念圖
資料來源 : Fibermall、開源證券
然而，隨著 NVIDIA 下世代的 Vera Rubin 與未來的 Feynman 架構問世，單顆 GPU 的總傳輸頻寬預計將分別暴增至 14.4 TB/s 與 28.8 TB/s，這將對底層的傳輸介質帶來極為嚴苛的考驗。
在 Vera Rubin 世代，為滿足 14.4 TB/s 的超大頻寬，系統預計需透過 72 條高速通道進行傳輸。必須注意的是，當單一通道的傳輸速率推進至 224 Gbps（約 200 Gb/s）的級別時，銅纜的訊號衰減將逼近物理極限。從圖八可以看出，在該高頻速率下，被動銅纜的有效傳輸距離將急遽縮短至僅剩 2 公尺左右。這意味著在 Rubin 世代，銅纜充其量只能侷限於「機櫃內部（Intra-rack）」的極短距互連（如圖七黃色線所示）。
放眼未來的 Feynman 世代，單顆 GPU 傳輸量將進一步翻倍至 28.8 TB/s，屆時單一物理通道的速率必須強行拉高到 448 Gbps。在這樣的極端高頻下，傳統銅線的訊號耗損與散熱問題將完全無法克服，銅纜在此距離下已不再是可行的工程方案，也因此NVIDIA 勢必得加速推進 CPO（共封裝光學，Co-Packaged Optics）架構，以光子取代電子解決傳輸瓶頸。
圖八、銅纜傳輸量及傳輸距離
資料來源 : MOSAIC: Breaking the Optics versus Copper Trade-off with a Wide-and-Slow Architecture and MicroLEDs, by Miscrosoft
當傳輸介質由銅轉向光，在光通訊的硬體架構中，光纖陣列單元（Fiber Array Unit，簡稱 FAU）（圖九）便成為了不可或缺的核心元件。FAU 的主要功能，是作為矽光子晶片（Silicon Photonics）與外部光纖網路之間的實體橋樑。
由於光訊號對傳輸路徑的物理公差極度敏感，FAU 必須負責將外部光纖與晶片內部的微小波導進行「次微米（Sub-micron）」等級的精準對準（即光耦合，Optical Coupling），以確保光訊號能毫無耗損地在晶片與光纖之間進行雙向收發。
正因如此，無論是當前資料中心主流的「可插拔式光收發模組（Pluggable Optical Modules）」（圖十），還是未來主導大算力時代的「CPO 共封裝光學架構」（圖十一），都絕對少不了 FAU 這個關鍵零組件，來完成光訊號進出封裝的最後一哩路。
圖九、2D-FAU
資料來源 : 2-dimentional fiber array with reflow compatibility for high-density optical interconnection, by Optical Communications Laboratory, Sumitomo Electric Industries, Ltd.
圖十、可插拔式光模組
資料來源: Advanced Packaging Technology for High Density Silicon Photonics Transceiver Engines, by Cisco
圖十一、CPO架構
資料來源 : 日月光官網
在 FAU 的標準製程裡，首先必須於基板（Substrate）上精密加工出微小的 V 型槽（V-groove）；接著剝除光纖外層的被覆層，將脆弱的裸光纖（Bare Fiber）精準排列並放置於 V 槽內，再注入特製的光學接著劑進行封裝與固定。
完成陣列排列後，便進入整段製程最關鍵的技術瓶頸——「光纖端面研磨（End-face Polishing）」。為了徹底消除光訊號在晶片與光纖耦合（Coupling）過程中產生的折射與散射損耗，端面的研磨標準堪稱嚴苛：其平面度必須嚴格控制在 200 奈米（nm）以內，且研磨角度的公差通常僅容許 ±0.3° 至 ±0.5° 的極微小偏移。
Mipox 憑藉其奈米級的超精密研磨耗材與獨家配方，協助 FAU 製造商透過Mipox 的產品將固定光纖的塗膠進行研磨，來達到 FAU 具備微凸，但凸起表面必須符合平面度＜200nm，角度範圍±0.3°或0.5°。
圖十二、FAU 拆解
圖十三、FAU成品剖面
資料來源: Orbray 官網
- Silicon Carbide (GC)/Aluminium Oxide (WA) Abrasive Film
透過均勻的研磨粒以及細微溝槽的設計，能夠在快速研磨掉樹脂塗膠層的同時，帶走研磨後的廢料。
圖十四、Silicon Carbide (GC)/Aluminium Oxide (WA) Abrasive Film
資料來源:公司官網
- Flocked Polishing Film and Cleaning Film
在快速研磨表面塗層後，此產品透過其奈米刷毛技術，能夠協助製造商深入 FAU 端面清除光纖附近殘留的樹脂塗膠。
圖十五、Flocked Polishing Film and Cleaning Film
資料來源:公司官網
- Wiping cloths and Wiping tapes
在整體研磨工序完成後，Mipox 透過這款產品協助 FAU 製造商進行最終的無塵清潔。由於任何微小的粉塵都會干擾光訊號的折射與傳輸，此產品憑藉超細纖維技術，能確實帶走殘留髒污，確保 FAU 端面達到奈米級的極致潔淨。
圖十六、Wiping cloths and Wiping tapes
資料來源:公司官網
目前高階拋光膜市場已呈現高度寡占態勢，幾乎由 Mipox 與同屬日系大廠的 NTT-AT（NTT Advanced Technology）形成雙頭壟斷的局面。
筆者認為，在擁有如此深厚的技術壁壘與絕對的市占優勢下，隨著 AI 算力基礎建設與 CPO 架構帶動全球光通訊市場的強勁爆發，緊握關鍵耗材命脈的 Mipox，勢必將在這波硬體換代浪潮中，迎來營收的高速成長期。
探針卡
在半導體晶圓製造完成、尚未進行切割與封裝前（即晶圓測試階段，Wafer Sort / CP Test），探針卡上的微型探針會精準接觸每一顆裸晶（Die）的電極接點。此時，探針卡負責將晶圓上微弱的電訊號引導至外部的自動測試設備（ATE）進行電性功能測試（圖十七）。
這道程序的核心目的，在於及早篩選出有瑕疵的晶片，確保進入後段封裝的皆為**「已知良好裸晶」（Known Good Die, KGD）**。若未經篩選便逕行封裝，一旦事後發現內部混有損壞的裸晶，將導致整顆晶片報廢；特別是在製程昂貴的 2.5D/3D 先進封裝中，這類良率折損所造成的沉沒成本將極為驚人。
圖十七、2D/2.5D封裝流程
資料來源 : Moore's Law and the Future of Test, by Intel
而在先進封裝製程中（圖十八），晶片堆疊（Stacking）已成為提升運算密度的核心手段。在堆疊過程中，需透過極其細微的「微凸塊（Micro-bump）」將多顆晶片進行接合與訊號互連。然而，複雜的鍵合製程極可能對原先測試通過的「已知良好裸晶（KGD）」造成應力損傷或電性失效。
為了避免昂貴的封裝材料浪費在瑕疵品上，製程中必須引入「已知良好堆疊（Known Good Stack, KGS）」的驗證機制。這意味著在每一層晶片堆疊完成後，都必須再次動用探針卡進行點測（Touch-down）。這種「多階段測試」的需求，不僅讓單一晶片在出廠前的測試頻次成倍增長，更直接推升了探針卡及其配套清潔耗材（如 Mipox 的探針卡清潔片）的消耗量。
圖十八、先進封裝
資料來源 : Moore's Law and the Future of Test, by Intel
驅動探針需求激增的另一個核心要素，在於晶片堆疊時「微凸塊（Micro-bump）」的間距（Pitch）與密度。
觀察圖十九可知，為了在有限的空間內追求更高的 I/O（輸出入）傳輸頻寬，微凸塊彼此間的距離已從傳統的 50µm（微米），大幅微縮至 10µm 甚至更小的極限尺度。這意味著在相同的晶片面積下，接點密度從過去的每平方毫米 1,000 個，呈指數級暴增至 10,000 個以上。
接點密度的躍升，直接導致單張探針卡必須搭載的探針總數（Pin Count）隨之暴漲。當成千上萬根極度細微的探針，必須在極小面積內進行高頻率的精準點測時，不僅探針本身的物理耗損率大幅提高，為了維持測試良率，對「探針卡清潔」的頻率與標準也在提升。
圖十九、先進封裝凸塊密度及距離
資料來源 : Moore's Law and the Future of Test, by Intel
探針卡本身是極度昂貴的精密測試設備。探針在經歷數十萬至數百萬次的點測（Touch-down）後，針尖與側面無可避免地會沾附鋁、銅等金屬氧化物與晶圓碎屑。若不加以清除，將導致接觸電阻（Cres）異常升高，直接拖垮測試良率；然而，若採用傳統錯誤的清潔方式（例如使用過於粗糙的研磨材質硬刮），雖能刮除髒污，卻也會將探針本身磨耗殆盡，導致千萬等級的探針卡提早報廢。在此痛點下，Mipox 的探針卡清潔產品便展現了極高的商業價值。
針對各種特殊形狀的高階探針（圖二十），Mipox 皆開發了對應的專屬清潔片。其核心技術打破了傳統「硬碰硬研磨」的邏輯，而是採用具備緩衝彈性的「穿刺包覆」工藝。當探針扎入清潔片時，高分子材料會溫和地包覆住針尖與側邊，將髒污順勢吸附帶走（圖二十一）。
這種非破壞性的清潔方式，不僅能完美去除頑劣的氧化物，更能將探針的物理耗損降至最低，大幅延長探針卡的使用壽命。Mipox 在全球探針卡清潔市場具有超過 6 成的市佔率。
圖二十、探針形狀
資料來源: Mipox 官網
圖二十一、探針清潔效果
資料來源: Mipox 官網
公司財務狀況
觀察 Mipox 於 2026 財年前三季（即日曆年 2025 年 4 月至 12 月）的財報表現，可發現其營運正處於「增收不增利」的短期陣痛期。期內累計營收達 88.65 億日圓，穩健年增 6.7%；然而，代表本業獲利能力的營業利益（Operating Profit）卻大幅衰退 48.8%。
其獲利大幅承壓的主因，主要來自以下三大成本與費用的侵蝕：
- 關稅壁壘導致毛利受壓： 受到美國對等關稅政策實施的衝擊，Mipox 在上半財年未能及時將新增的關稅成本轉嫁（Pass-through）給下游客戶，初期必須由內部自行吸收，直接削弱了產品毛利率。
- 急單湧現推升物流成本： 受惠於終端市場強勁的急單需求，為確保能如期交付關鍵耗材，公司必須捨棄傳統海運，大量改採昂貴的空運進行交貨。
- 策略性擴編推升營業費用： 著眼於未來高階研磨市場（如半導體與光通訊）的強勁增長潛力，公司提前進行了人力與研發團隊的擴編，導致人事與管理費用（SG&A）顯著上揚，進一步壓縮了最終的營業利益。
圖二十二、獲利比較
資料來源 : Mipox 法說會簡報
從各產品線的營收表現來觀察，HDD 及光通訊應用板塊無疑是推升業績的主力引擎，營收持續維持高速增長的強勁態勢。
而在半導體業務方面，則呈現產業冷熱分歧的現象。受制於全球成熟製程晶圓廠稼動率持續低檔徘徊（此現況與聯電、格羅方德、世界先進等晶圓代工廠最新法說會所釋出的展望高度吻合），導致 Mipox 傳統晶圓研磨材料的拉貨動能顯著放緩。所幸，受惠於高階探針卡清潔產品在 AI 測試需求成長的帶動下，使得半導體業務整體的衰退幅度得以大幅收斂，僅呈現微幅下滑。
至於一般研磨產品板塊，儘管面臨大環境景氣的雜音，但憑藉著在車用領域成功搶奪更多市占率，帶動該部門整體銷售依然繳出微幅成長的穩健表現。
最後，在受託代工業務方面，儘管帳面仍未擺脫虧損，但從營運軌跡研判，當前應已觸及谷底。值得注意的是經營團隊的策略轉變：在代工接單量處於低檔之際，公司果斷將閒置的產線人員與設備，轉調至需求較高的高科技產品事業部以支援生產。這項策略極大化了資源使用效率。從財報上「代工營收維持低檔，但營業虧損卻顯著收斂」的數據，便能觀察其策略的實質成效。
圖二十三、營收 by 應用別
資料來源 : Mipox 法說會簡報
展望後市，在 2026 年 2 月的最新法說會中，Mipox 經營團隊並未調整當年度的財務指引，依然維持 2025 年 11 月時的保守預估，亦即 2026 財年（截至 2026 年 3 月）的全年獲利將較前一年度衰退約 30%。
雖然短期財報數字仍處於陣痛期，但筆者認為最壞的情況即將過去。綜合考量 HDD 研磨耗材與光通訊耗材未來極為強勁的爆發潛力，加上近期半導體成熟製程的工廠稼動率，也已初步顯露觸底回溫的跡象。在三大業務板塊同步迎來順風的格局下，預期 Mipox 接下來針對 2027 財年所釋出的營運展望，高機率將迎來營收與獲利重返強勁的成長軌道。
圖二十四、業績指引
資料來源 : Mipox 法說會簡報
公司估值
在估值評價方面，若以 Mipox 過去 12 個月（LTM）每股盈餘（EPS）推算，其滾動本益比（P/E）約為 23.13 倍；然而，若以未來 12 個月（NTM）的獲利預期觀察，其前瞻本益比僅約 16.74 倍。
考量 Mipox 的光通訊相關營收占比已達 30%，且未來將深度受惠於 CPO（共封裝光學）技術革命，加上其高階研磨業務亦與 AI 產業鏈高度掛鉤，筆者認為目前的股價評價存在顯著的「估值折價」，具備大幅上修（Re-rating）的空間。
參考全球資本市場對於光通訊與 AI 核心類股的評價體系，無論是台灣或美國市場，相關概念股皆享有極高的估值溢價。回頭觀察日本市場同類型企業的交易倍數：
- 精工技研 (6834) : 未來 12 個月 P/E 34.2x
- Santec Holdings (6777) : 未來 12 個月 P/E 30.1x
- 藤倉 (Fujikura, 5803) : 未來 12 個月 P/E 24.5x
- 安立知 (Anritsu, 6754) : 未來 12 個月 P/E 21.5x
相較於日系同業普遍落在 30 倍至 50 倍的本益比區間，Mipox 目前僅 16.7 倍的前瞻估值顯得極具吸引力。隨著市場逐漸意識到其在 CPO 與先進封裝耗材領域的不可替代性，估值倍數將有機會進一步重新評價。
圖二十五、P/E 及 未來12個月 P/E
資料來源: CapitalIQ
投資警語｜Disclaimer
本部落格內容僅為本人之投資紀錄與心得分享，非任何形式之投資建議。所有文章所提及之個股、產業、資產配置等，均為本人基於自身研究與風險承擔能力所做之操作，僅供參考。 投資市場變化快速，請務必在做出任何投資決策前，審慎評估自身風險承受度，並獨立判斷。
本報告內容為作者根據公開資訊、公司公告及產業研究自行撰寫，僅供參考用途，未經書面授權，不得以任何形式進行轉載、引用、節錄或重製。
