在PCB 當中，和Via有關熱效應可以分作幾個方面:
1. 電流不經過Via， 但因為打了Via，而造成通道銅箔變窄
2. 因為Via的排列方式，導致每一顆Via經過的電流並不平均
模型以常見的Via32做測試，以截面積寬為361mil加載25A作為分析對象。觀察打了一組4x4的矩陣之後會有什麼狀況。
疊構的話採用表層銅箔厚1.8mil，內層銅箔厚2.6mil，上下介電層使用FR4，分別取68.11mil與51.57mil的非對稱結構。 (因為只是模擬，就沒有特別去畫成對稱了。)
其中，通道銅箔的測試，電流僅在內層流動，而Via排列的測試則是由TOP走到BOT。
通道銅箔變窄
針對Via間隙的測試
透過改變via間隙，來觀察在不影響通道寬的狀況下，最高溫情況是否有所改變。結果看起來改變via間距並沒有太大差別。
針對排列方式的測試
再來觀察如果保持一樣的via數量，但是改變排列方式，使通道截面積變寬，最高溫是否有因此改變。結果表示，通道銅箔的發熱程度，基本上只和通道寬度相關，沿電流方向排列可以減少裁切面積，效果較好。
Via placement
由於方陣排列容易造成Via current不平均，內圈效果遠不如外圈好，因此針對不同的排列方式進行嘗試，並和原始方陣排列比較效果。
(*圖中Color map為current density而非指溫度)
原始方陣排列 -134.22C
越紅代表電流集中的地方，而電流由左從TOP經由via銅壁走到BOT層。可以看到首先大部分電流由第一排下去，外圍與第二排差不多，到內層第三排以後其實使用的效果就差很多。
垂直於電流方向 -129.61C
概念是縮減至無內圈Via，雖然提高了有效運用的第一排via數目，但是卻讓第二排的整體使用率不如預期，整體算是略有幫助。
沿電流方向 -118.79C
在無內圈基礎下，充分使用到每一顆Via，同時減緩了兩端電流梯度，是各方案中效果最好的，已經接近5×5 via方陣的結果了 (16顆抵25顆)。
Grouped Via -121.38C
考量到施工空間可能沒辦法做成一條龍式，因此考慮增加中間通道，效果略差但也還不錯
值得注意的是，通道並不是越寬越好，遠到一個程度後方Via會被忽略，如下圖
右側的8顆因為距離太遠而基本上發揮不了功能，而左側的8顆實際上只有最靠近中間的兩顆有功能，所以也不是多打就有用，不夠近就沒有意義。
延伸閱讀-與IPC 2221x的比較
業界對於Via current 的設計準則一般都是參考IPC 2221x的文獻，然而這份文獻的研究對象是單顆Via, 而實際上設計大概很少只打單顆，所以透過模擬來看看打多顆會怎樣。
疊構很簡單的採兩面銅各1.7mil，介電層厚60mil，中間打一顆Via 18鍍層1mil。從1A開始加載到5A。單顆壓降的結果基本上和文獻接近，沒什麼大問題。
然後我們就很常聽到Layout在算1顆可以走幾A，然後說你這個走200A要幾顆。但是，這個關係真的是線性的嗎? 下面是我們線性擴展成16顆via的測試，也就是說，如果1顆可以走1A，那16顆應該要可以走16A，如果1顆可以走5A，那16顆應該要可以走80A。
結果慘不忍睹，相對於單顆幾乎沒有溫升的狀況，多顆惡化的情形超乎預期。
多顆Via的狀況下，每一顆的負載並不均勻，外圍重內部輕，內外壓降相差可以到接近3倍 (0.0004V~0.0011V)
其二是，即使我們假設發熱量是線性的，多顆Via的累積熱還是遠比單顆高，但是散熱面積卻沒有相應增加，如果考量被挖掉的部分甚至是更少，因此以為1顆可以走2A所以=25顆可以走50A的想法基本上是不成立的。