這幾年「Driver + GaN FET 共封裝」已成為主流趨勢，目的很單純：把 gate loop、power loop 盡量縮短，讓高頻切換變得更可控。LMG2656 就是這類「GaN 半橋 + 驅動整合」的代表之一，而且具備了可分段設定的 Slew Rate，讓你可以在EMI 與效率之間取得平衡。
這次想特別分享的是 TI 官網提供的 LMG2656 SIMPLIS 行為模擬，雖然 GaN 的某些元件參數可能因為機密考量被拿掉，但他把大部分的控制邏輯與保護機制做得相當完整，非常適合學習如何建立 SIMPLIS 模擬(Behavioral Model)。
1. Slew Rate 的建模與分段設定Slew Rate 的控制其實是透過改變驅動電流來對 GaN 的寄生電容Crss進行充放電：
在 GaN 切換特性中，主導 dv/dt 的關鍵參數就是Crss，所以你會看到模擬裡面用「改變等效驅動電流大小」的方式，去對應不同的 slew rate 範圍——這種方式很直觀，也非常適合套用成自己的模擬。而LMG2656 的 slew rate 設定是用 RDRVL（Low side）與 RDRVH（High side）2個Pin的電阻值去設定:
典型設定與對應 Slew Rate
2. 完整的 Cycle-by-Cycle OCP 建模
除了切換速度，這份模型也包含 Cycle-by-Cycle OCP (Over Current Protection) 的行為。
3. Gate 驅動的過壓鉗位 (Clamping) 設計
因為 Driver 跟 FET 包在一起，內部可以直接實現 Gate Voltage Regulation 或 Clamping機制，確保 VGS 永遠被限制在安全區（例如 5.5V），防止 GaN 因 Gate 過壓而損壞。
4. Debug ：修正 OCP 誤動作與電路區塊整理
在使用原廠提供的原始模擬檔案時，我發現模擬結果有一個 Bug：
- 原廠模型中因為預留OCP Netname Floating，導致節點被內部邏輯誤判為 High，讓後端的開關 (S2) 誤導通，造成外部 CS Pin (Current Sense)出現一個固定的1A電流，影響電流偵測的準確度。我把此預留電路刪除，確保外部 CS Pin 行為正常:
- 同時，我也依照功能劃分出 Input Logic, Slew Rate Control , Power Stage, OCP等區塊:
修正版 LMG2656 模擬檔下載:
https://www.asuswebstorage.com/navigate/a/#/s/673E52D34C9348258D7A14FAF3D8FD8BY
(原廠原始檔案可參考 TI 官網：
https://www.ti.com/lit/zip/snom812
