當我們以為半導體競爭焦點仍停留在 2nm、1.6nm 等製程節點時，TSMC 正悄悄把戰場拉向先進封裝技術與系統整合能力。在 2024 年的歐洲 OIP（Open Innovation Platform）論壇與技術研討會上，TSMC 公布了下一世代封裝平台：SoW-X（System-on-Wafer Extended），預計 2027 年實現量產，並聲稱可達到現有封裝解決方案 40 倍的算力提升。
與此同時，AI 模型爆炸性成長、資料中心高密度部署、HPC（高效能運算）需求暴增，使得單晶片的設計邏輯逐漸失去優勢。當單一晶圓無法再容納更多電晶體，當單一 reticle 曝光面積已無法滿足性能需求，把多晶片整合為單一封裝、甚至單一晶圓系統（System-on-Wafer），成為下一個邏輯跳躍。
SoW-X 是什麼？它跟 CoWoS 有什麼不同？
SoW-X 是建立在 CoWoS（Chip-on-Wafer-on-Substrate）技術演進之上。TSMC 早在 2016 年推出 CoWoS，起初面積僅為 1.5 倍 reticle size，如今已發展至 CoWoS-L，支持 8 顆 HBM4 記憶體堆疊、面積可達 3.3 倍 reticle。2025～2026 年將推出 5.5 倍版本，而 SoW-X 則是 2027 年鎖定的 9 倍 reticle 大型封裝平台，面積達 7,722 mm²，達到史無前例的整合規模。最大不同之處在於：SoW-X 去除了整塊封裝的載板（Substrate）結構，改由晶圓級的 RDL（Redistribution Layer，再配線層）直接承載邏輯晶片、記憶體與通訊模組，形成一塊不需主機板的「封裝即系統」平台。這種架構的三大技術特徵包括：
- Substrate-less（無基板）封裝：不再需要 FCBGA 或玻璃核心載板，整體用 RDL 承載功能與連接性。
- RDL 內生化：過去需由 PCB 廠或基板製造商完成的佈線層，改由晶圓廠在封裝階段直接製作。
- LSI + TIV 多層整合：繼承 CoWoS-L 的多模組拼接式 Interposer 設計，支持異質堆疊與多晶片串接。
「披薩晶圓」真的能端得上桌嗎？
隨著封裝面積擴大，SoW-X 的誕生不只是製程革新，更象徵半導體設計邏輯從DTCO（設計製程共同優化）走向 STCO（系統技術共同優化）。在 SoW-X 的平台上，不再是單顆晶片的局部設計，而是從整體模組的熱分佈、供電效率、通訊拓撲、傳輸路徑等「系統層級」重新規劃封裝結構。這包括：
- 高速訊號整合：LSI 與 RDL 配合 XSR（極短距傳輸）結構，使 ASIC 與 HBM 間具備 SoC 等級的頻寬。
- 功率分配優化：取消基板後，供電結構完全由封裝定義，可針對不同晶片模組做細部客製。
- 熱管理協同：一體化封裝有利於局部熱點管理與液冷設計。
SoW-X 最大的問題不是能否做出來，而是：能否穩定量產且成本可控？SoW-X 的製造邏輯接近一次性大型模組封裝，一整塊 300mm 晶圓上封裝 16 顆 ASIC + 數十顆 HBM + Photonics Transceivers，若其中任一區塊製程出錯，整塊報廢。這與過去 chiplet 設計邏輯（小晶片挑選、重組封裝）完全相反，也使得良率控制成為最大挑戰。此外，9x reticle 的超大封裝也讓散熱與供電系統面臨全新設計門檻：
- 封裝尺寸達 120 x 120 mm
- 單模組功耗可能數百瓦，單機架可達數百 kW
- 被迫導入液冷、浸潤式冷卻與分散式電源模組
市場曾一度認為 SoW-X 的出現代表 玻璃核心基板（Glass Core Substrate）產業將被取代，但實際上這是過度解讀。SoW-X 對載板業者構成壓力，但對中介層產業仍非立即威脅。
- Glass Core Substrate（玻璃基板）：作為 FCBGA 結構的替代材料，SoW-X 確實將其排除於外
- Glass Interposer（玻璃中介層）：用於 LSI 或 Interposer 替代，SoW-X 仍保留 LSI 結構，尚無取代跡象
SoW-X 是封裝，更是戰略
TSMC 要成為整合運算平台的主導者，而不只是製造代工者。
SoW-X 不只是製程新技術，更是一種策略訊號。當封裝變成平台、當晶圓本身成為計算模組，整個產業的設計邏輯也正在被顛覆。SoW-X 將不會取代一切，但它讓我們看到未來可能是這樣的場景：
- GPU 和 HBM 不再分離，而是包在一起
- 主機板設計被搬進晶圓內部
- 整個 AI 加速器成為一塊可以直接疊上去的系統模組
