想像你在廚房烹調 AI 晶片大餐的核心食材：電晶體，它是晶片的心跳，驅動每一次運算。這是《邊喝邊想》半導體製程系列的第四篇，上篇談氧化如何調理底醬，這篇聚焦 CMOS 如何讓電流節奏流暢。本系列共八篇，涵蓋晶圓、氧化、晶體管、摻雜、沉積、光刻、蝕刻/CMP。核心問題：電晶體如何成為 AI 運算的心臟？
CMOS 的邏輯與物理：從一顆二極體開始
P 型與 N 型半導體交界的空乏區，使電流具備單向導通特性，是 CMOS 的基礎。
CMOS 的根基在於 p-n 接面，也就是二極體的基礎結構。當 P 型半導體（富含電洞）與 N 型半導體（富含電子）接觸，界面處的電子與電洞相互擴散，留下一個沒有自由載子的空乏區（depletion region）。這形成一道天然閘門，控制電流流向。
空乏區的生成源於電荷重新分佈：N 型的電子流向 P 型，P 型的電洞流向 N 型，直到動態平衡建立，產生內建電場（矽中約 0.7V）。此電場阻礙進一步擴散，創造不導電屏障。施加順向偏壓（P 接正、N 接負）時，外部電場抵消內建電場，耗盡區縮小，電流通過；逆向偏壓則增強內建電場，擴大耗盡區，阻斷電流。這種單向導通性質是二極體的核心特性，也為晶體管提供了控制電流的物理基礎。通過精確調控摻雜濃度，可調整內建電場強度，影響電流的啟動電壓與效率。MOSFET 與反轉層：電壓的指揮棒
CMOS （Complementary Metal Oxide Semiconductor）的核心元件是 MOSFET（MOS Field Effect Transistor，金屬氧化物半導體場效應晶體管）。以 NMOS 為例，P 型基底上植入 N 型源極與汲極，中間隔著一層極薄的氧化矽絕緣層。當閘極施加正電壓（高於臨界電壓 Vth），電場在矽表面誘發電子通道，將原本電洞主導的區域轉為電子主導，連通源極與汲極，形成電流路徑。PMOS 則相反，負電壓誘發電洞主導的反轉層。這種電壓控制的場效應如同指揮棒，精準調節電流開關。反轉層的形成依賴氧化層品質與厚度，3nm 製程中已薄至幾個原子層，挑戰材料極限。
為何不用 NMOS 或 PMOS 單獨，而要用 CMOS？
單獨使用 NMOS 或 PMOS 雖然可以實現基本的邏輯功能，但存在顯著局限性。NMOS 電晶體在高電位（邏輯 1）時導通，適合作為下拉開關，但靜態時會有漏電流，尤其在待機狀態下耗能較高。PMOS 則在低電位（邏輯 0）時導通，適合作為上拉開關，但同樣存在靜態功耗問題。單一類型的電晶體無法同時滿足高效與低功耗的需求，因為它們在靜態時無法完全關閉電流路徑，導致持續的能量損失。
反相器（Inverter）也稱 NOT gate。
CMOS 通過將 NMOS 和 PMOS 結合，將 NMOS 和 PMOS 串聯，構成反相器（inverter）：輸入高電位（邏輯 1），NMOS 導通、PMOS 關閉，輸出接地（邏輯 0）；輸入低電位（邏輯 0），PMOS 導通、NMOS 關閉，輸出連接到電源（邏輯 1）。當 NMOS 導通時，PMOS 關閉，反之亦然，確保電路在靜態時無電流流過，只有在切換狀態（如從邏輯 0 轉為 1 或反之）時才消耗能量。這種設計類似於一對協作的廚師，一人負責開火，一人負責關火，完美協調節省燃料。數據顯示，CMOS 比單一 NMOS 或 PMOS 電路靜態功耗可降低至微瓦級，甚至接近零，而切換功耗也因優化設計而顯著減少。這種特性讓 CMOS 成為現代積體電路的首選，尤其在需要長時間運作的設備如智慧型手機和穿戴裝置中，顯著延長電池壽命。此外，CMOS 的互補結構還提升了抗噪能力，減少了因電壓波動導致的誤動作，確保了邏輯運算的可靠性。
簡圖：反相器（Inverter）也稱 NOT gate。
從 FinFET 到 GAA
隨著製程縮小至 3nm，CMOS 面臨漏電流與短通道效應的挑戰。傳統平面 MOSFET 難以精準控制反轉層，業界引入 FinFET（鰭式場效應晶體管），將通道拉高成鰭狀，閘極三面包覆，增強電場控制力。更先進的 GAA（環繞閘極）技術將閘極四面包覆，實現近乎完美的電流調控。台積電的 3nm 製程（2022 年量產）採用這些技術，使 Apple M2 晶片性能提升 18%，功耗降低 10%，延續 CMOS 生命力。
電晶體是 AI 晶片大餐的心跳，支撐高效運算。未來，GAA 技術將挑戰 2 奈米極限。電晶體如何讓你的手機更快、更省電？訂閱《邊喝邊想》，探索下篇摻雜如何為晶片調味！
（延伸閱讀：FinFET、GAA、CFET：三種幾何形狀解決同一件事）
