如果把晶片比作一座高樓，那承載它的封裝載板就是地基。地基的強度、精度與成本，決定了這座樓能蓋多高、能住多少人、能不能經得起地震。在半導體封裝世界裡，這個地基有三種主流形態：PCB、SLP、ABF 基板。它們從入門到頂級，構成了一條技術與成本的進化階梯，也影響著 AI 晶片、手機 SoC 甚至雲端資料中心的系統設計。
PCB：寬敞便宜的郊區地
PCB（Printed Circuit Board）印刷電路板 是最常見的載板，廣泛用於筆電、家電、汽車電子等。它的優勢是面積大、價格低、製程成熟，但線寬線距（通常 40/40 μm 以上）較粗，不適合高密度、高頻率的高速訊號。就像郊區的地皮：便宜、好蓋，但基礎設施（高速傳輸、精密佈線）有限。
SLP：像市中心邊緣的精裝地段
SLP（Substrate-Like PCB，類基板 PCB） 是介於 PCB 與高階封裝基板之間的技術。它保留了 PCB 較大的面積優勢，但線寬線距縮小到 ~15/15 μm，製程改用封裝基板常用的 SAP（半加成法） 或 mSAP（改良半加成法），銅線更細、佈線密度更高。想像你要在一大片空地上蓋一條極窄的步道。傳統的 PCB 製作方式（減蝕法）就像是：先鋪滿整片水泥，然後用鐵鏟把不要的部分刮掉。方法簡單，但你不可能刮得很細，路邊邊緣也容易不整齊。
SAP（半加成法） 和 mSAP（改良半加成法） 則反過來做：先用曝光的方法在地面上畫出步道形狀，然後只在需要的地方鋪水泥。
- 曝光這一步相當於半導體光刻，能形成極精細的圖案。
- 因為從一開始就只加上需要的銅，沒有大面積腐蝕，線條邊緣整齊、沒有明顯側蝕（undercut），所以能做到更細的線寬線距。
mSAP 在 SAP 基礎上，改進了薄銅層起始鍍層技術與更高解析度的曝光工藝，進一步壓低線距，適合 SLP 與高階 ABF 基板。
SLP 是為智慧型手機 SoC、射頻模組等高密度行動裝置封裝設計的，因為它能在有限空間內放進更多訊號線，又比 ABF 基板便宜得多。
如今，在 CoWoP（Chip-on-Wafer-on-PCB） 架構中，SLP 開始進軍 AI 封裝：它直接取代 ABF 基板承載 GPU + HBM 模組，縮短訊號路徑、提升散熱，並繞開 ABF 產能瓶頸。
（延伸閱讀：半導體製程系列 7/ 8 | 光刻：奈米印表機）
ABF：寸土寸金的黃金地皮
在超市裡，你可能曾買過一包味之素味精，用來提鮮炒菜。但很少人知道，這家以食品起家的公司，竟然成為 AI 晶片背後的關鍵角色。
1990 年代，Ajinomoto 在研究味精製程的副產品時，意外發現某些氨基酸衍生物能改質成一種耐熱、低膨脹的聚合物。這種材料原本沒人看得上，卻意外具備電絕緣又能承受高溫的特質。工程師們靈機一動，把它應用在半導體封裝中，結果效果驚人。
從此，Ajinomoto 推出 ABF（Ajinomoto Build-up Film），一種專門用於高階封裝載板的絕緣膜。這塊薄薄的膜，成了 NVIDIA GPU、Intel CPU、甚至 AI 專用加速器的地基。但它的尺寸受製程與光罩限制，比 PCB 小得多；供應鏈高度集中（Ajinomoto 幾乎壟斷原料），產能有限、成本昂貴，還存在翹曲風險。
HDI：讓地基更密集的工法
HDI（High Density Interconnect，高密度互連） 不是一種材料，而是一套讓電路板更精細、更密集的製造技術。一般的 PCB（印刷電路板）用的是通孔（Through-hole），一鑽到底，從頂層打到最底層，像在木板上鑽洞，簡單但很佔空間。HDI 的任務，就是讓這些洞更小、更精細，還能只連接到特定的層，不必一鑽到底。它主要靠以下工法
- 微盲孔（Microvia）：像在高樓的牆壁裡開小窗戶，而不是挖一條電梯井從頂樓挖到底
- 埋孔（Buried via）：像蓋大樓時先預留管線，然後再封牆，外面看不到
- 任意層互連（Any-layer Interconnect）：任意兩層都可以透過微盲孔直接連接，不必靠繞路。像捷運可以直接開「跨層電梯」，不用先到一樓再轉乘
在封裝載板的世界裡
- PCB 也能用部分 HDI 技術，但精細度不如前兩者
- SLP 幾乎必須用 HDI 才能達到高密度、高頻訊號需求
- ABF 基板本質上就是高階 HDI，只是材料與精度更高
從郊區到市中心
當我們把晶片想成高樓，PCB、SLP、ABF 與 HDI 就是那片地基的演化史。每一步都讓這片地基能承載更高、更密集的算力。但故事還沒結束。當 AI 時代推動晶片需求急速膨脹，傳統的基板製造開始面臨天花板：良率、尺寸與成本，逐漸卡住整個產業的脖子。這時，業界把目光轉向了 CoWoP（Chip-on-Wafer-on-Panel）。NVIDIA、Intel 等巨頭已經在測試，背後意味著什麼？
