AI儲存晶片大浪潮！M31矽智財全圖：從資料中心 NVMe SSD到行動UFS

要把 AI 的「算力」變成可落地的「資料力」，儲存控制器是關鍵樞紐。它同時要打通三條高速通道：主機介面（Host）、快閃記憶體介面（NAND）、工作記憶體介面（DRAM/LPDDR），外加一整套基礎類比/實體 IP（PLL、溫度感測、標準元件庫、SRAM Compiler、I/O 等）。

M31 的產品線恰好沿著這三條通道完整鋪開，且已在 PCIe 5.0、ONFI 6.0、UFS 4.1 等關鍵規格上卡位。

_{撰文｜編輯部｜2025年11月}

用哪類 M31 IP？

PCIe 5.0 PHY：單線 32 Gbps、相容向下各代速率，提供等化、抖動容限等量產級測試能力。M31官方頁面並列出「PCIe Gen5 / CXL Combo PHY（TSMC 12FFC）」，對應日後 CXL 連結型態的儲存/記憶體擴充需求。
實績：M31 的 PCIe 5.0 PHY 通過 PCI-SIG 官方認證，且被 InnoGrit 採用於次世代 SSD 控制器，屬於量產導向的可靠度背書。

為何重要？

AI 訓練/推論對隨機 I/O 與吞吐雙高要求，控制器若不上到 Gen5 容易在主機端形成瓶頸；具 CXL 相容的 PHY 意味著未來可對接記憶體擴充或新形態「CXL SSD」，為產品線預留升級彈性。

用哪類 M31 IP？

ONFI I/O / ONFI PHY：支援 ONFI 6.0（4.8 Gb/s）與 ONFI 5.x（3.2 Gb/s），並提供從 55 nm 到 3 nm 的製程覆蓋，強調 PAD/bumper 佈局與載板走線建議等整體化設計服務。
進度與市場對接：M31 宣布 7 nm ONFI 5.1 I/O 完成矽驗證，且內部開發 3 nm ONFI 6.0，並指出已被美系一線大廠採用、鎖定 AI 大數據儲存市場。

為何重要？

主機端上到 Gen5 後，南向若仍停留在舊版 ONFI，整體 IOPS/延遲會被 NAND 端掣肘；ONFI 6.0 的 4.8 Gb/s 能把通道效率拉齊，避免「北快南慢」。

用哪類 M31 IP？

LPDDR4/4X 既有量產解，並推出 LPDDR5/5X/5T 記憶體 IP 以支援 HPC/AI 場景，官方消息提及最高 9,600 Mbps 等級資料率與能效優化（屬規格/路線宣示）。

為何重要？

高階 SSD 控制器依賴外掛 DRAM 做 FTL/Metadata 與快取；LPDDR5/X 能在功耗與頻寬間取到更佳平衡，對資料中心與邊緣 AI 皆有助益。

用哪類 M31 IP？

UFS Host Controller 4.1（UFSHCI 4.1）：支援 MCQ、2DW/4DW PRDT、可選 AES-XTS 128/192/256 硬體加密；可與 UniPro Controller 與 MIPI M-PHY v5.0/4.1/3.1 搭配，形成完整 UFS Host 方案。

為何重要？

AI 手機/終端裝置推理需要高吞吐、低功耗的本地儲存；UFS 4.1 + M-PHY/UniPro 是現行旗艦機種主流組合，對邊緣 AI 的啟動/模型載入時間有直接體感影響。

用哪類 M31 IP？

Foundation IP：Standard Cell、Memory Compiler、GPIO、High-ESD I/O、SDIO/eMMC I/O（含 eMMC HS400、SD SDR104 模式），提供多節點製程（3 nm 起）。
Analog IP：Digital/Analog PLL、ADC / 溫度感測器、PVT Sensor 等；其中溫度感測 IP 為 12-bit 轉換、極低電流設計，利於 SSD 壓溫控與壽命管理。

為何重要？

控制器若要在滿載寫讀下維持頻率穩定與壽命健康度，時脈品質（PLL）與熱管理（Temp Sensor/PVT）就是關鍵的非亮點但必備的「良率工程學」。

CXL：M31 已提供 PCIe Gen5/CXL Combo PHY（實體層），為未來 CXL-attached 儲存/記憶體模組預留接點；控制器邏輯層可由生態系其他供應商搭配。
UCIe：官方永續報告與年報提到正開發 UCIe 實體層解決方案（AFE、邊帶通道等），對應 chiplet 時代的多晶粒封裝互聯。屬前瞻投入、產品化節點以官方文件為準。

規格跨躍速度：北向 PCIe 5.0 已有認證與客戶採用，南向 ONFI 6.0 正從「設計驗證 → 量產導入」過渡；兩端同步升級的 IP 供應商更具話語權。
平台完整度：UFS 4.1 子系統（Host + UniPro + M-PHY）與 PCIe/CXL 組合，讓 M31同時覆蓋資料中心與行動兩條成長曲線。
前瞻接口布局：CXL + UCIe 若落地，儲存/記憶體將更接近「模組化」；能提供 PHY + 基礎實體 IP + 系統整合服務的供應商，將佔據design-in 優勢。

AI 儲存晶片的主流設計，在 M31 的對應是：

PCIe 5.0 / CXL PHY（Host） × ONFI 6.0 I/O/PHY（NAND） × LPDDR5/X（DRAM），再搭配 PLL / 溫度感測 / Memory Compiler / GPIO / eMMC/SDIO I/O 等基礎實體 IP。行動端則走 UFSHCI 4.1 + UniPro + M-PHY 的子系統打法。這些模組化的矽智財，構成了「高吞吐 × 低延遲 × 量產可測」的 AI 儲存控制器骨架。